Pat
J-GLOBAL ID:200903050408019179

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 前田 弘 (外2名)
Gazette classification:公開公報
Application number (International application number):1997248298
Publication number (International publication number):1998214906
Application date: Sep. 12, 1997
Publication date: Aug. 11, 1998
Summary:
【要約】【課題】 キャリアの移動度が高く、結晶欠陥が少ないチャネルを有する電界効果トランジスタを備えた半導体装置を提供する。【解決手段】 Si基板10上のNMOSトランジスタにおいて、Si層13n、SiGeC層14nとが形成されている。このSiGeC層14nとSi層13nとのヘテロ界面に存在する伝導帯の不連続部を利用したキャリア蓄積層が形成されており、このキャリア蓄積層をチャネルとして電子が走行する。SiGeC層14nはシリコンに比べて電子の移動度が大きく、NMOSトランジスタの動作速度も大きくなる。PMOSトランジスタの正孔が走行するチャネルは、SiGe層15pとSi層17pとの界面に生じる価電子帯の不連続部を利用して形成されている。SiGe層もSi層に比べて正孔の移動度が大きく、このPMOSトランジスタの動作速度も大きくなる。
Claim (excerpt):
半導体基板の一部に形成され、ゲート電極とソース・ドレイン領域と該ソース・ドレイン領域間のチャネル領域とを有する電界効果トランジスタを備えている半導体装置であって、上記チャネル領域には、Si層と、上記Si層に接して形成され、Cの組成比yが0.01〜0.03であるSi<SB>1-x-y </SB>Ge<SB>x </SB>C<SB>y </SB>層(0≦x≦1,0<y≦1)とが設けられていて、Si<SB>1-x-y </SB>Ge<SB>x </SB>C<SB>y </SB>層内における上記Si層に近接した領域にはキャリア蓄積層が形成されていることを特徴とする半導体装置。
IPC (3):
H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78
FI (2):
H01L 27/08 321 B ,  H01L 29/78 301 B
Patent cited by the Patent:
Cited by applicant (3) Cited by examiner (3)

Return to Previous Page