Pat
J-GLOBAL ID:200903051253974434

電界放出ディスプレイ

Inventor:
Applicant, Patent owner:
Agent (1): 富田 和子 (外1名)
Gazette classification:公開公報
Application number (International application number):1997266950
Publication number (International publication number):1998188864
Application date: Sep. 30, 1997
Publication date: Jul. 21, 1998
Summary:
【要約】【課題】高画質および高密度の電界放出ディスプレイを低コストで製造できるようにする。【解決手段】画素アレイ20の電界放出素子を絶縁性基板10上に形成されたシリコン電界放出素子で構成することで、スキャン駆動回路30およびデータ駆動回路10との基本回路として使われる相補型多結晶シリコン薄膜トランジスタを、画素アレイ20が形成されている基板10に手易く集積化させることができるようにする。また、画素アレイ20の各画素に高電圧薄膜トランジスタを附着させ、ディスプレイ信号を前記高電圧薄膜トランジスタを通じて印加することでスキャンおよびデータ駆動回路30、40の低電圧化を図る。
Claim (excerpt):
相互平行に真空パッケージングされた上板と下板とを備えた電界放出ディスプレイであって、(a)電界放出素子と前記電界放出素子のエミッタ電極にドレーンが接続された薄膜トランジスタとでなる画素が、行列形態で多数配列され、かつ、各画素の電界放出素子のゲートが、共通接続された画素アレイと、(b)各画素の薄膜トランジスタのゲートに接続された、前記画素アレイを駆動するためのスキャン駆動回路と、(c)各画素の薄膜トランジスタのソースに接続された、前記画素アレイを駆動するためのデータ駆動回路と、を同一基板上に集積化して構成したことを特徴とする電界放出ディスプレイ。
IPC (5):
H01J 31/15 ,  G09F 9/30 360 ,  H01J 29/96 ,  H01J 31/12 ,  H04N 9/12
FI (5):
H01J 31/15 F ,  G09F 9/30 360 ,  H01J 29/96 ,  H01J 31/12 C ,  H04N 9/12 A
Patent cited by the Patent:
Cited by examiner (9)
Show all

Return to Previous Page