Pat
J-GLOBAL ID:200903051487140405

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 京本 直樹 (外2名)
Gazette classification:公開公報
Application number (International application number):1996041160
Publication number (International publication number):1997232542
Application date: Feb. 28, 1996
Publication date: Sep. 05, 1997
Summary:
【要約】【課題】高密度のメモリセルを備えた信頼性の高い半導体装置とその製造方法を提供する。【解決手段】容量絶縁膜を介して容量下部電極と容量上部電極とが対向するキャパシタを備えた半導体装置であって、前記容量下部電極の直下にのみ下敷き絶縁膜が設けられる。ここで、半導体基板上に、層間絶縁膜、下敷き用絶縁膜、第1の導電体膜等が順次積層して形成され、前記第1の導電体膜がパターニングされ前記パターニングされた第1の導電体膜をマスクにして前記下敷き用絶縁膜が選択的にエッチング除去される。
Claim (excerpt):
容量絶縁膜を介して容量下部電極と容量上部電極とが対向するキャパシタを備えた半導体装置であって、前記容量下部電極の直下にのみ下敷き絶縁膜が設けられていることを特徴とする半導体装置。
IPC (4):
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (2):
H01L 27/10 621 B ,  H01L 27/04 C
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page