Pat
J-GLOBAL ID：200903051664846763

半導体装置およびその製造方法

Inventor：
山田 雅基

About 山田 雅基


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 堀口 浩
Gazette classification：公開公報
Application number (International application number)：2005218444
Publication number (International publication number)：2007035996
Application date： Jul. 28, 2005
Publication date： Feb. 08, 2007
Summary：
【課題】多層配線を有する半導体装置において、空孔率の高い配線間構造を用い、配線間の電気的短絡を抑制する。【解決手段】基板上にそれぞれ同一レベルに備えられた第一および第二の配線層110、310と空孔率60%以上を有する第一および第二の空洞層120、320を有する配線構造において、第一および第二の空洞層120、320と接する配線層の側壁に第一および第二の酸化チタン層160、360からなる絶縁層を備え、配線層と接する側壁に第二および第四のチタン層150a、350aを備え、バリアメタル層と絶縁層の間に酸素バリア層として第一のおよび第二の窒化チタン層150b、350bを備えることにより、隣り合う配線間の電気的耐圧を向上し、配線間短絡を抑制する。【選択図】図1
Claim (excerpt)：
基板上の同一レベルに形成された導電材料からなる複数の配線層と、 前記複数の配線層と同一レベルに形成され空孔率60%以上を有する複数の空洞層と、 前記複数の配線層および前記複数の空洞層の上部に形成された層間絶縁膜とを有し、 前記複数の配線層の側壁にはバリアメタルと、酸素バリア層と、絶縁層とを備えることを特徴とする半導体装置。
IPC (2)：
H01L 21/768 ,  H01L 23/522
FI (3)：
H01L21/90 J ,  H01L21/90 A ,  H01L21/90 N
F-Term (59)：
5F033HH11 ,  5F033HH15 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK11 ,  5F033KK15 ,  5F033KK18 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM05 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ07 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ28 ,  5F033QQ48 ,  5F033QQ72 ,  5F033QQ73 ,  5F033QQ76 ,  5F033QQ89 ,  5F033RR01 ,  5F033RR03 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033RR15 ,  5F033RR25 ,  5F033RR29 ,  5F033RR30 ,  5F033SS11 ,  5F033SS21 ,  5F033SS25 ,  5F033SS26 ,  5F033SS27 ,  5F033TT07 ,  5F033TT08 ,  5F033WW00 ,  5F033XX24 ,  5F033XX31
Patent cited by the Patent：
Cited by applicant (2)

Return to Previous Page

TOP

BOTTOM