Pat

J-GLOBAL ID：200903051792771270

半導体装置

Inventor： 小 倉 常 雄 ,  山 口 正 一 ,  井 上 智 樹 ,  二 宮 英 彰 ,  杉 山 公 一
Applicant, Patent owner： 株式会社東芝
Agent (6)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康 ,  赤岡 明
Gazette classification：公開公報
Application number (International application number)：2004159468
Publication number (International publication number)：2005340626
Application date： May. 28, 2004
Publication date： Dec. 08, 2005
Summary：

【課題】 オン抵抗が低く、尚且つ、スイッチングを高速化させた半導体装置を提供する。【解決手段】 半導体装置100は、第1導電型の第1のベース層110と、第1のベース層100の第1の面に部分的に設けられた複数の第2導電型の第2のベース層130と、第2のベース層130の両側に形成され、第2のベース層130よりも深く形成されたトレンチ155と、第2のベース層130のそれぞれの表面にトレンチ155に沿って形成されたエミッタ層140と、第1の面とは反対側にある第1のベース層110の第2の面に設けられた第2導電型のコレクタ層120と、トレンチ155内に形成され、トレンチ155の内壁に形成された絶縁膜150によって第2のベース層130およびエミッタ層140から絶縁されたゲート電極160と、隣り合う第2のベース層130の間に設けられ、該第2のベース層130よりも深く、エミッタ層140および第2のベース層130から電気的に絶縁されたスペース部190、155とを備えている。【選択図】 図1

Claim (excerpt)：

第1導電型の第1のベース層と、 前記第1のベース層の第1の面に部分的に設けられた複数の第2 導電型の第2のベース層と、 前記第2のベース層の両側に形成され、前記第2のベース層よりも深く形成されたトレンチと、 前記第2のベース層のそれぞれの表面に前記トレンチに沿って形成されたエミッタ層と、 前記第1の面とは反対側にある前記第1のベース層の第2の面に設けられた第2導電型のコレクタ層と、 前記トレンチの内壁に形成された絶縁膜であって、前記トレンチの側面よりも該トレンチの底面に厚く形成された絶縁膜と、 前記トレンチ内に形成され、前記絶縁膜によって前記第2のベース層および前記エミッタ層から絶縁されたゲート電極と、 隣り合う前記第2のベース層の間に設けられ、該第2のベース層よりも深く、前記エミッタ層および前記第2のベース層と電気的に絶縁されたスペース部とを備えた半導体装置。

IPC (1)：

H01L29/78

FI (5)：

H01L29/78 655A ,  H01L29/78 652J ,  H01L29/78 652K ,  H01L29/78 652S ,  H01L29/78 653A

Patent cited by the Patent：

Cited by applicant (1)

• 特許3325424号公報
  

Cited by examiner (2)

• 絶縁ゲート型半導体装置
  Gazette classification：公開公報   Application number：特願平7-074325   Applicant：株式会社東芝
• 電力用半導体装置
  Gazette classification：公開公報   Application number：特願2002-318059   Applicant：株式会社東芝