Pat
J-GLOBAL ID:200903052030552224

半導体集積回路

Inventor:
Applicant, Patent owner:
Agent (1): 石田 敬 (外4名)
Gazette classification:公開公報
Application number (International application number):1999092781
Publication number (International publication number):2000030450
Application date: Mar. 31, 1999
Publication date: Jan. 28, 2000
Summary:
【要約】【課題】 所定の出力電圧を生成するための半導体集積回路に関し、電源電圧が低い場合でも、ビット線プリチャージ用の電圧やセルキャパシタのセルプレートノードの電圧を安定に生成することを目的とする。【解決手段】 入力端子に印加される電圧と基準電圧との差を検出する第1および第2のオペレーショナルアンプ1、2と、これらのオペレーショナルアンプから出力される電圧の電圧レベルに応じてオン・オフ動作を行う第1および第2のトランジスタとを備える。第1のオペレーショナルアンプは、入力端子にて出力電圧を受け、出力電圧の電圧レベルが基準電圧よりも低くなったときに第1のトランジスタを動作させて出力電圧の電圧レベルを上げ、第2のオペレーショナルアンプは、出力電圧の電圧レベルが基準電圧よりも高くなったときに第2のトランジスタを動作させて出力電圧の電圧レベルを下げるように制御する。
Claim (excerpt):
所定の出力電圧を生成する半導体集積回路において、入力端子に印加される電圧と、少なくとも一つの基準電圧との差を検出する第1のオペレーショナルアンプおよび第2のオペレーショナルアンプと、前記第1および第2のオペレーショナルアンプから出力される電圧の電圧レベルに応じてオン・オフ動作を行う第1のトランジスタおよび第2のトランジスタとを備え、前記第1のオペレーショナルアンプは、前記入力端子にて前記出力電圧を受け、該出力電圧の電圧レベルが、前記の少なくとも一つの基準電圧よりも低くなったときに、前記第1のトランジスタを動作させて前記出力電圧の電圧レベルを上げるように制御し、前記第2のオペレーショナルアンプは、前記入力端子にて前記出力電圧を受け、前記出力電圧の電圧レベルが、前記の少なくとも一つの基準電圧よりも高くなったときに、前記第2のトランジスタを動作させて前記出力電圧の電圧レベルを下げるように制御することを特徴とする半導体集積回路。
IPC (3):
G11C 11/407 ,  G05F 3/24 ,  G11C 11/409
FI (3):
G11C 11/34 354 F ,  G05F 3/24 Z ,  G11C 11/34 353 F
Patent cited by the Patent:
Cited by examiner (11)
Show all

Return to Previous Page