Pat
J-GLOBAL ID:200903052109714696

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 京本 直樹 (外2名)
Gazette classification:公開公報
Application number (International application number):1997274709
Publication number (International publication number):1999111947
Application date: Oct. 07, 1997
Publication date: Apr. 23, 1999
Summary:
【要約】【課題】キャパシタの電極形状を向上させ信頼性の高いスタック型のキャパシタ構造を提供すると共にその製造を容易にする。【解決手段】半導体基板上に下部電極、高誘電率膜および上部電極を順次積層して形成されたキャパシタにおいて、下部電極の表面の凹凸がCMPで研磨され平坦化されている。ここで、半導体基板上の絶縁膜表面に接着材が形成されこの接着材上に導電体膜が堆積される。そして、上記の導電体膜の表面の凹凸はCMPで研磨され平坦表面が形成される。この平坦化された導電体膜が下部電極に加工され高誘電率膜と上部電極とが積層される。
Claim (excerpt):
半導体基板上に下部電極、高誘電率膜および上部電極を順次積層して形成したキャパシタを有し、前記下部電極の表面の凹凸が除去されて平坦化されていることを特徴とする半導体装置。
IPC (7):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 301 ,  H01L 21/304 321 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/40
FI (6):
H01L 27/10 621 B ,  H01L 21/28 301 Z ,  H01L 21/304 321 S ,  H01L 29/40 Z ,  H01L 27/04 C ,  H01L 27/10 651
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page