複数レイヤ構造半導体デバイスの形成方法

Inventor： , , , ,
Applicant, Patent owner：
Agent (1)：中島淳 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995353383
Publication number (International publication number)：1996236860
Application date： Dec. 29, 1995
Publication date： Sep. 13, 1996
Summary：

【要約】【課題】複数レイヤ構造半導体デバイスの製造で生じる望ましくないレイヤを選択的に除去する。【解決手段】望ましくないレイヤの成長中に該レイヤを不純物でドープして不純物誘導レイヤをインターミックスすることによって、望ましくないレイヤはアニーリングによって後に効果的に除去可能である。不純物濃度の減少に従ってインターミックスはより低速で発生するため、アニール期間中のより大きな体積への不純物の拡散に起因して不純物濃度が減少することからインターミックスの成長は自己抑制される。初期レイヤ(複数)に適切な濃度の不純物を含有させることによって、境界面に垂直方向のインターミックスの範囲はレイヤ内の非常に小さな距離に制限され、従って他の近傍レイヤは損傷を受けない。望ましくないレイヤは、現実には当該構造から物理的に除去されず、隣接レイヤとインターミックスされてバンドギャップを増加されることによって除去され、従って当該構造の隣接部分の所望動作を阻害することが回避される。

Claim (excerpt)：

複数のレイヤを有する半導体デバイスを形成する方法であって、(a)半導体基体を提供するステップを備え、(b)前記基体上に複数のレイヤを形成するステップを備え、前記レイヤの内の少なくとも1つはドープされ、限られた物質量の不純物誘導レイヤ不規則化のための不純物原子タイプ及び不純物濃度を有し、(c)前記不純物を選択された領域内のみに拡散させることによって、前記ドープレイヤ、及び、前記複数レイヤ構造の選択された横方向領域内の前記ドープレイヤの隣接レイヤをインターミックスするステップを備える、複数レイヤ構造半導体デバイスの形成方法。

Patent cited by the Patent：

Cited by examiner (8)

半導体レーザの製造方法
Gazette classification：公開公報 Application number：特願平4-070882 Applicant：富士ゼロックス株式会社
半導体レーザ装置の製造方法
Gazette classification：公開公報 Application number：特願平3-267076 Applicant：富士ゼロツクス株式会社
特開平3-066188

Show all

Return to Previous Page