Pat
J-GLOBAL ID：200903052305583842

半導体装置

Inventor：
下井田 良雄

About 下井田 良雄

, 
太田 克己

About 太田 克己


Applicant, Patent owner：
日産自動車株式会社

About 日産自動車株式会社


Agent (1)： 三好 秀和 (外8名)
Gazette classification：公開公報
Application number (International application number)：1999141711
Publication number (International publication number)：2000332243
Application date： May. 21, 1999
Publication date： Nov. 30, 2000
Summary：
【要約】【課題】 UMOS全体の素子耐圧を向上させることができ、かつオン抵抗を減少させて低消費電力化並びに大電力化を実現することができる半導体装置を提供する。【解決手段】 半導体装置において、UMOSTrpのベース領域6は、ゲート電極4を埋設したトレンチ2底面よりも深く、かつ接合深さが均一な深さ方向接合面61を備える。UMOSFETTrpの非導通時、このベース領域6の横方向接合面62から第1主電極領域(n型ドリフト領域102)側に空之層20Cを伸ばしてトレンチ2底面下を完全に空之化することができる。トレンチ2底面下には第1主電極領域よりも高不純物密度のn型半導体領域5が配設される。半導体領域5は導通時のオン抵抗を減少させることができる。
Claim (excerpt)：
第1導電型の第1主電極領域と、前記第1主電極領域の表面から深さ方向に形成されたトレンチと、前記トレンチ内部にゲート絶縁膜を介して形成されたゲート電極と、前記トレンチ底面下を除いた第1主電極領域の主面部に形成され、前記トレンチ底面よりも深く均一な接合深さを有する接合面を有し、非導通時に前記接合面から前記トレンチ底面下の第1主電極領域を空之化することができる第2導電型のベース領域と、前記ベース領域の主面部の第1導電型の第2主電極領域と、を有する絶縁ゲート型電界効果トランジスタを備えたことを特徴とする半導体装置。
FI (5)：
H01L 29/78 653 A ,  H01L 29/78 301 V ,  H01L 29/78 301 X ,  H01L 29/78 652 C ,  H01L 29/78 655 A
F-Term (21)：
5F040DA00 ,  5F040DA22 ,  5F040DB04 ,  5F040DB07 ,  5F040DC01 ,  5F040EB12 ,  5F040EB13 ,  5F040EC07 ,  5F040EC20 ,  5F040EC22 ,  5F040ED05 ,  5F040EE02 ,  5F040EE04 ,  5F040EE05 ,  5F040EF01 ,  5F040EF04 ,  5F040EF05 ,  5F040EF18 ,  5F040EK05 ,  5F040EM02 ,  5F040FC10
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM