縦型MISFET及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：西村征生
Gazette classification：公開公報
Application number (International application number)：1998038287
Publication number (International publication number)：1999238877
Application date： Feb. 20, 1998
Publication date： Aug. 31, 1999
Summary：

【要約】【課題】トレンチ構造を有する縦型MOSFETにおいてオン抵抗を増加させることなく、高耐圧化を図る。【解決手段】 p型ベース領域3はトレンチ4よりも深く形成され、このトレンチ4の直下には、n-型エピタキシャル層2に接してn+型半導体基板1よりも不純物濃度の高いn++型半導体領域9が形成されている。

Claim (excerpt)：

ドレイン領域となる第1導電型半導体基板に第2導電型ベース領域が形成され、該ベース領域に形成されたトレンチ内にゲート絶縁膜を介してゲート電極が形成され、前記トレンチの周囲の前記ベース領域に第1導電型ソース領域が形成されてなる縦型MISFETであって、前記ベース領域は前記トレンチよりも深く形成され、かつ、そのトレンチの直下に前記第1導電型半導体基板よりも不純物濃度の高い第1導電型半導体領域が形成されていることを特徴とする縦型MISFET。

IPC (2)：

H01L 29/78 , H01L 21/336

FI (4)：

H01L 29/78 653 A , H01L 29/78 652 K , H01L 29/78 652 G , H01L 29/78 658 B

Patent cited by the Patent：

Cited by examiner (3)

絶縁ゲート型半導体装置
Gazette classification：公開公報 Application number：特願平4-194917 Applicant：株式会社東芝
特開平2-086171
デルタ層を有する低オン抵抗のトレンチ型MOSFET及びその製造方法
Gazette classification：公開公報 Application number：特願平7-351967 Applicant：シリコニックス・インコーポレイテッド

Return to Previous Page