Pat
J-GLOBAL ID：200903052306777233

記憶制御装置及びその制御方法

Inventor：
永田 幸司

About 永田 幸司

, 
松井 佑光

About 松井 佑光

, 
小林 正明

About 小林 正明


Applicant, Patent owner：
株式会社日立製作所

About 株式会社日立製作所


Agent (2)： 稲葉 良幸 ,  大賀 眞司
Gazette classification：公開公報
Application number (International application number)：2007142426
Publication number (International publication number)：2008299434
Application date： May. 29, 2007
Publication date： Dec. 11, 2008
Summary：
【課題】コントローラ間の負荷の偏り等に起因するデータ入出力処理性能の劣化を有効かつ簡易に防止し得る記憶制御装置及びその制御方法を提案する。【解決手段】記憶装置が提供する記憶領域上に作成した論理ボリュームをホスト計算機に提供すると共に、当該論理ボリュームに対するデータの入出力を制御する記憶制御装置及びその制御方法において、論理ボリュームに対するデータの入出力を制御する各制御部の負荷状況を監視し、各制御部の負荷を均等化するように、論理ボリュームの担当を他の制御部に切り替えるようにした。【選択図】図11
Claim (excerpt)：
記憶装置が提供する記憶領域上にデータを入出力するための論理的な領域でなる複数の論理ボリュームを作成し、作成した前記論理ボリュームをホスト計算機に提供すると共に、前記ホスト計算機からの要求に応じて、前記論理ボリュームに対するデータの入出力を制御する記憶制御装置において、 それぞれ自己が担当する前記論理ボリュームに対するデータの入出力を制御する複数の制御部と、 各前記制御部の負荷状況を監視する負荷監視部と、 前記負荷監視部の監視結果に基づいて、各前記制御部の負荷を均等化するように、前記論理ボリュームの担当を他の前記制御部に切り替える切替え部と を備えることを特徴とする記憶制御装置。
IPC (1)：
G06F 3/06
FI (1)：
G06F3/06 301E
F-Term (3)：
5B065BA01 ,  5B065CA04 ,  5B065EA33
Patent cited by the Patent：
Cited by applicant (6)
Show all
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM