Pat
J-GLOBAL ID:200903053578951166

電界効果トランジスタ

Inventor:
Applicant, Patent owner:
Agent (1): 石島 茂男 (外1名)
Gazette classification:公開公報
Application number (International application number):1999311151
Publication number (International publication number):2001135818
Application date: Nov. 01, 1999
Publication date: May. 18, 2001
Summary:
【要約】【課題】パワーMOSFETにおいて、ゲート-ドレイン間の容量を低減することが可能な技術を提供する。【解決手段】本発明のトレンチ型パワーMOSFET1は、直線状に配置された複数の孔1811〜1815、1821〜1825を設け、それぞれの孔1811〜1815、1821〜1825にそれぞれゲート電極プラグ3011〜3015、3021〜3025を形成している。このため、ポリシリコンゲートを溝内に形成していた従来に比して、ゲート電極プラグ3011、3012がドレイン層12と対向する面積を小さくすることができるので、この面積に比例するゲート-ドレイン間の容量を低減することができる。
Claim (excerpt):
第1導電型のドレイン層と、前記第1導電型とは反対の極性の第2導電型であって、前記ドレイン層上に配置されたボディ領域と、前記ボディ領域表面から形成され、底部が前記ドレイン層内部に達する複数の孔と、前記第1導電型であって、前記孔周囲に配置され、底面が前記ドレイン層とは離間したソース拡散層と、前記孔内周と底面に形成されたゲート絶縁膜と、前記ドレイン層と前記ボディ領域と前記ソース拡散層とは前記ゲート絶縁膜で絶縁された状態で、前記孔内に、前記ソース拡散層から前記ドレイン層に亘って充填されたゲート電極プラグと、前記ソース拡散層に接続されたソース電極膜とを有する電界効果トランジスタ。
IPC (3):
H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653
FI (4):
H01L 29/78 652 F ,  H01L 29/78 652 L ,  H01L 29/78 652 Z ,  H01L 29/78 653 C
Patent cited by the Patent:
Cited by examiner (4)
  • 半導体装置
    Gazette classification:公開公報   Application number:特願平4-284338   Applicant:株式会社東芝
  • 半導体装置及びその製造方法
    Gazette classification:公開公報   Application number:特願平6-067879   Applicant:株式会社東芝
  • 半導体装置
    Gazette classification:公開公報   Application number:特願平9-100531   Applicant:株式会社東芝
Show all

Return to Previous Page