Pat
J-GLOBAL ID:200903054041985370

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):1997253332
Publication number (International publication number):1998116905
Application date: Sep. 18, 1997
Publication date: May. 06, 1998
Summary:
【要約】【課題】 電気接続部を形成するために、高解像度リソグラフィ処理及びエッチング処理を必要としていた。【解決手段】 基板105 上にピラーレジストパターン150 を形成し、このピラーレジストパターン150 上を除く基板105 上にシリコン酸化膜155 を形成し、このシリコン酸化膜155 上にビット線レジストパターン160 を形成し、これ以外の部分にシリコン酸化膜165を形成する。これらレジストパターン150 160を除去して開口部を形成し、この開口部を導電層により埋め込み電気接続部を形成する。このため、エッチングプロセスを使用せず、電気接続部を形成できる。
Claim (excerpt):
基板上にレジストパターンを形成し、前記レジストパターン上を除く前記基板上に絶縁層を形成し、前記レジストパターンを除去して前記絶縁層に開口部を形成し、導電層を前記開口部中に形成する工程を有することを特徴とする半導体装置の製造方法。
IPC (4):
H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/3205
FI (4):
H01L 21/90 C ,  H01L 21/28 301 R ,  H01L 21/28 301 T ,  H01L 21/88 N
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page