Pat
J-GLOBAL ID:200903054186994483

相変化メモリアレイのセットプログラミング方法及び書き込みドライバ回路

Inventor:
Applicant, Patent owner:
Agent (4): 志賀 正武 ,  渡邊 隆 ,  村山 靖彦 ,  実広 信哉
Gazette classification:公開公報
Application number (International application number):2004378128
Publication number (International publication number):2005196954
Application date: Dec. 27, 2004
Publication date: Jul. 21, 2005
Summary:
【課題】 相変化メモリアレイのセットプログラミング方法及び書き込みドライバ回路を提供する。【解決手段】 印加される電流パルスに応答して、リセット抵抗またはセット抵抗に状態が変化される相変化セルを備える、相変化メモリアレイのセットプログラミング方法において、前記相変化セルの状態をセット抵抗状態に変換させるために、電流量が順次に減少する第1ないし第nステージを備えるセット電流パルスを、前記相変化セルに印加する段階を備えるセットプログラミング方法。前記第1ステージの電流量は、前記相変化セルの中、セット抵抗状態となるに当たって最も大きい電流量を必要とする相変化セルをセット抵抗状態に変換させる電流量である。【選択図】 図4
Claim (excerpt):
印加される電流パルスに応答して、リセット抵抗またはセット抵抗に状態が変化される相変化セルを備える、相変化メモリアレイのセットプログラミング方法において、 前記相変化セルの状態をセット抵抗状態に変換させるために、電流量が順次に減少する複数個のステージを備えるセット電流パルスを、前記相変化セルに印加する段階を備えることを特徴とする相変化メモリアレイのセットプログラミング方法。
IPC (1):
G11C13/00
FI (1):
G11C13/00 A
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page