Pat
J-GLOBAL ID：200903055551909985

積層チップコイルの製造方法

Inventor：
鈴木 靖生

About 鈴木 靖生

, 
小島 暢

About 小島 暢

, 
野寄 佳成

About 野寄 佳成


Applicant, Patent owner：
富士電気化学株式会社

About 富士電気化学株式会社


Agent (1)： 茂見 穰
Gazette classification：公開公報
Application number (International application number)：1998230645
Publication number (International publication number)：2000058362
Application date： Aug. 17, 1998
Publication date： Feb. 25, 2000
Summary：
【要約】【課題】 線幅が80μm以下で且つ導体厚数μm以上の微細な内部導体パターンを高精度で鮮明に形成できるようにし、小型で且つ高性能の積層チップコイルを製造できるようにする。【解決手段】 電気絶縁層と内部導体パターンを交互に積層し、その際に各内部導体パターンの端部を順次接続することで積層方向に重畳したコイルパターンを形成して電気絶縁体中に埋設された状態とし、内部のコイルパターンから引き出した導体に接続するようにチップ外表面に外部電極を設ける積層チップコイルの製造方法である。積層チップコイルの内部導体パターン32を転写用フィルム30の上に形成し、それを電気絶縁層34に圧接することで内部導体パターンを電気絶縁層上に転写する。本方法は、印刷積層法にもシート積層法に対しても適用できる。
Claim (excerpt)：
電気絶縁層と内部導体パターンを交互に積層し、その際に各内部導体パターンの端部を順次接続することで積層方向に重畳したコイルパターンを形成して電気絶縁体中に埋設された状態とし、内部のコイルパターンから引き出した導体に接続するようにチップ外表面に外部電極を設ける積層チップコイルの製造方法において、積層チップコイルの内部導体パターンを、感光性導体ペーストを使用したフォトリソグラフィ技術によって転写用フィルム上に形成し、該転写用フィルムを電気絶縁層に圧接することで該内部導体パターンを電気絶縁層上に転写することを特徴とする積層チップコイルの製造方法。
IPC (2)：
H01F 41/04 ,  H01F 17/00
FI (2)：
H01F 41/04 C ,  H01F 17/00 D
F-Term (6)：
5E062DD04 ,  5E070AB02 ,  5E070CB03 ,  5E070CB08 ,  5E070CB13 ,  5E070CB17
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM