Pat
J-GLOBAL ID：200903056178696638

半導体装置及びその製造方法

Inventor：
森 秀光

About 森 秀光


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1996002108
Publication number (International publication number)：1997191084
Application date： Jan. 10, 1996
Publication date： Jul. 22, 1997
Summary：
【要約】【課題】 アスペクト比の大きなコンタクト用の開孔部を二段構成とすると、一段面の開孔部におけるマージンを得ることが困難となり、かつ隣接配線とのショートが生じ易くなる。【解決手段】 素子を形成した半導体基板1上に第1層間絶縁膜7が形成され、この第1層間絶縁膜7に設けられる一段目の開孔部9bは大径の上部開孔部と、小径の下部開孔部とで構成され、開孔部内の第1の埋め込み導電層11の表面が第1の層間絶縁膜7の表面よりも突出されていない。この、一段目の開孔部9b上に第2の層間絶縁膜14が形成され、キャパシタ等のノード電極となる二段目の開孔部18が形成される。一段目の開孔部9bが十分なマージンの得られるパッドとして形成されることになり、二段目の開孔部18の形成に際してのマージンを確保することができる。
Claim (excerpt)：
素子が形成された半導体基板と、この半導体基板上に形成された絶縁膜と、この絶縁膜上に形成されてこの絶縁膜とエッチング選択性のある第1の層間絶縁膜と、前記絶縁膜および第1の層間絶縁膜に開設されて前記素子に電気接続される第1の開孔部と、この第1の開孔部内に形成される第1の埋め込み導電層と、前記第1の埋め込み導電層の一部の上に形成される第1の配線と、前記第1の配線及び第1の層間絶縁膜上に形成される第2の層間絶縁膜と、前記第1の埋め込み導電層の他の一部上の前記第2の層間絶縁膜に形成される第2の開孔部と、この第2の開孔部内に形成される第2の配線またはこれに接続される第2の埋め込み導電層とを備え、前記第1の開孔部は、前記絶縁膜に開設された小径の下部開孔部と前記第1の層間絶縁膜に開設された大径の上部開孔部とで構成され、かつ第1の埋め込み導電層は第1の層間絶縁膜の表面上には突出されていないことを特徴とする半導体装置。
IPC (5)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 21/768
FI (5)：
H01L 27/10 681 B ,  H01L 21/28 L ,  H01L 21/302 J ,  H01L 21/90 C ,  H01L 27/10 621 Z
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM