Pat
J-GLOBAL ID：200903056243150400

内部電源回路

Inventor：
小川 和樹

About 小川 和樹

, 
中川 祐之

About 中川 祐之


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社

, 
富士通ヴィエルエスアイ株式会社

About 富士通ヴィエルエスアイ株式会社


Agent (1)： 恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1994027005
Publication number (International publication number)：1995234735
Application date： Feb. 24, 1994
Publication date： Sep. 05, 1995
Summary：
【要約】【目的】異なる電圧の外部電源電圧で安定した内部電源電圧を供給する。【構成】内部電源回路の第1の出力トランジスタT01と第2の出力トランジスタT02とが並列に接続され、外部電源電圧Vccに基づいて内部電源電圧VIIを生成し内部回路に出力する。電圧制御回路1は第1の出力トランジスタT01に接続され、リファレンス電位Vref と内部電源電圧VIIとに基づいて第1の出力トランジスタT01を制御する。外部電圧検出回路2は電圧制御回路1に接続されている。外部電圧検出回路2は外部電源電圧Vccが高電圧か低電圧かを検出し、検出電圧VCSL を電圧制御回路1に出力する。そして、電圧制御回路1は検出電圧VCSL に基づいて、外部電源電圧Vccが高電圧の場合には第2の出力トランジスタを制御せず、低電圧の場合には第2の出力トランジスタT02を制御する。
Claim (excerpt)：
内部回路に接続され、高電圧又は低電圧の外部電源電圧(Vcc)に基づいて内部電源電圧(VII)を生成する第1の出力トランジスタ(T01)と、リファレンス電位(Vref )と内部電源電圧(VII)とに基づいて内部電源電圧(VII)が所定の電圧となるように第1の出力トランジスタ(T01)を制御する電圧制御回路(1)とを備えた内部電源回路において、前記第1の出力トランジスタ(T01)に並列に接続され、前記外部電源電圧(Vcc)に基づいて内部電源電圧(VII)を生成する第2の出力トランジスタ(T02)と、前記外部電源電圧(Vcc)が高電圧か低電圧かを検出し、検出信号(VCSL )を出力する外部電圧検出回路(2)とを備え、外部電源電圧Vccが高電圧の場合には前記第2の出力トランジスタ(T02)を制御せず、低電圧の場合には前記電圧制御回路(1)により第2の出力トランジスタ(T02)を制御するようにしたことを特徴とする内部電源回路。
IPC (2)：
G05F 3/24 ,  G05F 1/56 310
Patent cited by the Patent：
Cited by examiner (4)
  • 内部降圧電源回路
    Gazette classification：公開公報   Application number：特願平4-014404   Applicant：日本電気株式会社
  • 半導体記憶装置
    Gazette classification：公開公報   Application number：特願平4-175244   Applicant：三菱電機株式会社
  • 半導体記憶装置
    Gazette classification：公開公報   Application number：特願平4-175115   Applicant：日本電気株式会社
Show all

Return to Previous Page

TOP

BOTTOM