半導体装置

Inventor： , , ,
Applicant, Patent owner：
Agent (2)：伊丹勝 , 田村和彦
Gazette classification：公開公報
Application number (International application number)：2006041954
Publication number (International publication number)：2007221024
Application date： Feb. 20, 2006
Publication date： Aug. 30, 2007
Summary：

【課題】終端領域での電界集中を緩和して終端領域での耐圧を高くすることができる半導体装置を提供する。【解決手段】シリコン基板11上に、シリコン基板11よりも不純物濃度が低く高抵抗であるn型エピタキシャル層12が例えば3〜4μmの厚さに形成される。このn型エピタキシャル層12に、スーパージャンクション構造を形成するp型カラム層13が形成され、p型ベース層14がこの上部に形成される。終端領域には、このp型ベース層14より接合深さが大きい終端層21が形成される。【選択図】図1

Claim (excerpt)：

第1導電型の第1半導体層と、この第1半導体層上の表面側に形成される第1導電型のエピタキシャル層と、前記エピタキシャル層の表面に形成される第2導電型のベース層と、前記ベース層の下部の前記エピタキシャル層に所定の間隔で繰り返し形成される第2導電型のカラム層と、前記ベース層に選択的に形成される第1導電型の拡散層と、前記ベース層を貫通して前記エピタキシャル層に達するように形成されるトレンチと、前記トレンチの内壁に形成されるゲート絶縁膜を介して前記トレンチ内に形成されるゲート電極と、前記第1半導体層の裏面側に接続される第1主電極と、前記拡散層及び前記ベース層に接続される第2主電極と、前記ベース層の外周である終端領域の前記エピタキシャル層上に形成される第2導電型の終端層とを備え、前記終端層は、前記ベース層よりも接合深さが大きくなるように形成されていることを特徴とする半導体装置。

IPC (2)：

H01L 29/78 , H01L 21/336

FI (7)：

H01L29/78 653C , H01L29/78 652H , H01L29/78 652N , H01L29/78 658E , H01L29/78 658G , H01L29/78 658A , H01L29/78 658F

Patent cited by the Patent：

Cited by applicant (1)

半導体素子およびその製造方法
Gazette classification：公開公報 Application number：特願2002-074633 Applicant：株式会社東芝

Cited by examiner (4)

高耐圧半導体素子
Gazette classification：公開公報 Application number：特願平11-062470 Applicant：株式会社東芝
超接合半導体素子およびその製造方法
Gazette classification：公開公報 Application number：特願平11-308523 Applicant：富士電機株式会社
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願2003-333889 Applicant：三洋電機株式会社

Show all

Return to Previous Page