超接合半導体素子およびその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：篠部正治
Gazette classification：公開公報
Application number (International application number)：1999308523
Publication number (International publication number)：2001015752
Application date： Oct. 29, 1999
Publication date： Jan. 19, 2001
Summary：

【要約】【課題】オン状態では電流を流すとともに、オフ状態では空乏化する並列pn層からなるドリフト層を備えた超接合半導体素子において、高耐圧化を図る。【解決手段】nドリフト領域12aとp仕切り領域12bとの並列pn層からなるドリフト層12の周囲に、n-高抵抗領域20を設け、そのn-高抵抗領域20の不純物濃度NDを5.62×1017×VDSS-1.36(cm-3)以下とする。但しVDSSは耐圧(V)である。更にn-高抵抗領域20に隣接するnチャネルストッパ領域21を配置する。

Claim (excerpt)：

第一と第二の主面と、それぞれの主面に設けられた電極と、第一と第二の主面間に低抵抗層と、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列pn層とを備える超接合半導体素子において、並列pn層の周囲に、第一導電型または第二導電型の高抵抗領域を有することを特徴とする超接合半導体素子。

IPC (2)：

H01L 29/78 , H01L 29/861

FI (3)：

H01L 29/78 652 H , H01L 29/78 652 N , H01L 29/91 D

Patent cited by the Patent：

Cited by examiner (6)

パワーMOSFET
Gazette classification：公開公報 Application number：特願平6-076503 Applicant：シーメンスアクチエンゲゼルシヤフト
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平9-004918 Applicant：富士電機株式会社
高耐圧半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平9-026997 Applicant：三菱電機株式会社

Show all

Return to Previous Page