Pat
J-GLOBAL ID：200903056958329726
半導体装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1996059810
Publication number (International publication number)：1997252125
Application date： Mar. 15, 1996
Publication date： Sep. 22, 1997
Summary：
【要約】【課題】しきい値電圧を低くしても、リーク電流の発生が十分に抑制されるMOSトランジスタを提供すること。【解決手段】基板に形成されたMOS型トランジスタと、このMOS型トランジスタのゲートGと基板との間に設けられ、MOS型トランジスタのソースSと基板との間の電圧を、ソースSと基板とにより形成されたpn接合ダイオードのビルトイン電圧よりも小さい順方向電圧にし、pn接合ダイオードをオフ状態に保つ定電圧源Vcとを備えている。
Claim (excerpt)：
基板に形成されたMOS型トランジスタと、このMOS型トランジスタのゲートと前記基板との間に設けられ、前記MOS型トランジスタのソース電位と前記基板との間の電圧を、前記MOS型トランジスタのソースと基板とにより形成されたpn接合ダイオードのビルトイン電圧よりも小さい順方向電圧にし、前記pn接合ダイオードをオフ状態に保つ基板電圧制御手段とを具備してなることを特徴とする半導体装置。
IPC (3)：
H01L 29/78
, H01L 21/8234
, H01L 27/088
H01L 29/78 301 X
, H01L 27/08 102 B
Cited by examiner (10)
Show all
Return to Previous Page
