Pat
J-GLOBAL ID:200903057053046166
複数の半導体層を備えた半導体デバイス
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
桑垣 衛
Gazette classification:公表公報
Application number (International application number):2007527290
Publication number (International publication number):2008503104
Application date: May. 11, 2005
Publication date: Jan. 31, 2008
Summary:
半導体デバイス構造(10)では、N及びPチャネルトランジスタキャリア移動度を別々に最適化するため、二つの半導体層(16、20)が使用される。これを決定する導電特性は、半導体の材料の種類、結晶面、配向性及び歪みの組み合わせである。シリコンゲルマニウムの半導体材料、圧縮性歪み、(100)の結晶面及び<100>の配向性を特徴とする導電特性の場合、Pチャネルトランジスタ(38)においてホール移動度が向上する。また、結晶面は(111)であってもよく、この場合、配向性は重要ではない。N型伝導に適した基板は、P型伝導に適した(又は最適)基板とは異なる。Nチャネルトランジスタ(40)は、好ましくは、引っ張り歪み、シリコン半導体材料及び(100)面を有する。別の半導体層(16、20)では、N及びPチャネルトランジスタ(38、40)はいずれもキャリア移動度に対し最適化される。
Claim (excerpt):
一方が他方の上方に設けられる第一半導体層及び第二半導体層であって、第一半導体層は結晶面、材料組成及び歪みを有し、第二半導体層は結晶面、材料組成及び歪みを有する第一半導体層及び第二半導体層と、
前記第一半導体層の結晶構造に対して配向性を有し、前記第一半導体層内及びその上方に設けられる第一導電型の第一トランジスタと、
前記第一半導体層の結晶構造に対して配向性を有し、前記第二半導体層内及びその上方に設けられる第二導電型の第二トランジスタとを備え、
前記第一及び第二トランジスタは、材料組成、結晶面、配向性及び歪みの組み合わせにより規定される導電特性を有し、
前記第一トランジスタの導電特性は、前記第二トランジスタの導電特性とは異なり、
前記第一トランジスタの導電特性は、第二導電型の導電特性よりも前記第一導電型のトランジスタのキャリア移動度に適しており、
前記第二トランジスタの導電特性は、前記第一トランジスタの導電特性よりも前記第二導電型のトランジスタのキャリア移動度に適している半導体デバイス構造。
IPC (8):
H01L 29/786
, H01L 21/336
, H01L 27/08
, H01L 21/823
, H01L 27/092
, H01L 29/423
, H01L 29/49
, H01L 21/768
FI (9):
H01L29/78 613A
, H01L29/78 613Z
, H01L29/78 618B
, H01L29/78 618Z
, H01L29/78 620
, H01L27/08 331E
, H01L27/08 321A
, H01L29/58 G
, H01L21/90 C
F-Term (64):
4M104AA01
, 4M104AA02
, 4M104AA03
, 4M104AA09
, 4M104AA10
, 4M104BB01
, 4M104CC05
, 4M104DD17
, 4M104FF31
, 4M104GG09
, 4M104GG14
, 4M104GG19
, 5F033GG03
, 5F033GG04
, 5F033HH04
, 5F033JJ04
, 5F033KK01
, 5F033KK03
, 5F033RR06
, 5F033VV06
, 5F033VV09
, 5F033XX01
, 5F048AC04
, 5F048BA02
, 5F048BA09
, 5F048BA10
, 5F048BA14
, 5F048BA16
, 5F048BA19
, 5F048BA20
, 5F048BC06
, 5F048BC19
, 5F048BE09
, 5F048BF11
, 5F048BF16
, 5F048BG13
, 5F048DA25
, 5F110AA04
, 5F110BB04
, 5F110BB11
, 5F110CC02
, 5F110DD01
, 5F110DD03
, 5F110DD05
, 5F110DD13
, 5F110EE08
, 5F110EE09
, 5F110EE30
, 5F110EE31
, 5F110GG01
, 5F110GG02
, 5F110GG03
, 5F110GG06
, 5F110GG17
, 5F110GG25
, 5F110GG26
, 5F110GG44
, 5F110HL02
, 5F110HL08
, 5F110NN62
, 5F110NN65
, 5F110NN71
, 5F110NN72
, 5F110NN78
Patent cited by the Patent:
Cited by examiner (5)
-
特開平3-285351
-
特開平4-372166
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平8-047456
Applicant:シチズン時計株式会社
-
半導体装置
Gazette classification:公開公報
Application number:特願2002-244523
Applicant:株式会社ルネサステクノロジ
-
集積回路構造及び形成方法(高移動度平面CMOSSOI)
Gazette classification:公開公報
Application number:特願2005-085789
Applicant:インターナショナル・ビジネス・マシーンズ・コーポレーション
Show all
Return to Previous Page