Pat
J-GLOBAL ID:200903058011392559
分離構造とその分離構造を備える半導体装置
Inventor:
Applicant, Patent owner:
Agent (1):
深見 久郎 (外3名)
Gazette classification:公開公報
Application number (International application number):1998191776
Publication number (International publication number):2000022163
Application date: Jul. 07, 1998
Publication date: Jan. 21, 2000
Summary:
【要約】【課題】 半導体装置の耐圧特性の劣化を防止することが可能な分離構造を提供する。【解決手段】 半導体基板3の主表面に形成された第1および第2の導電領域6、23の間に位置し、第1および第2の導電領域6、23を電気的に分離する分離構造であって、半導体基板3の主表面よりも深い位置に形成された第1の導電体29aと、第1の導電体29aから見て、第1の導電領域6の位置する方向と逆の方向に位置し、半導体基板3の主表面よりも深い位置に形成された絶縁体28b、28cと、絶縁体28b、28cから見て、第1の導電体29aの位置する方向と逆の方向に位置し、半導体基板3の主表面よりも深い位置に形成された第2の導電体29bとを備える分離構造。
Claim (excerpt):
半導体基板の主表面に形成された、第1の導電領域と第2の導電領域とを分離する分離構造であって、前記半導体基板の主表面よりも深い位置に形成され、前記第1の導電領域と前記第2の導電領域との間に電界が形成された際に、前記電界中の電位を段階的に低くする電位調節手段を備える分離構造。
IPC (4):
H01L 29/786
, H01L 21/76
, H01L 29/78
, H01L 29/861
FI (7):
H01L 29/78 621
, H01L 21/76 S
, H01L 29/78 301 J
, H01L 29/78 622
, H01L 29/78 652 P
, H01L 29/78 655 Z
, H01L 29/91 D
F-Term (13):
5F032AA06
, 5F032AC04
, 5F032BA01
, 5F032CA17
, 5F032CA18
, 5F032CA24
, 5F032DA24
, 5F032DA25
, 5F032DA53
, 5F032DA71
, 5F040DC01
, 5F040EB12
, 5F040EB14
Patent cited by the Patent:
Cited by applicant (2)
-
高耐圧半導体装置
Gazette classification:公開公報
Application number:特願平8-094171
Applicant:株式会社東芝
-
プレーナ型半導体素子
Gazette classification:公開公報
Application number:特願平6-117297
Applicant:富士電機株式会社
Cited by examiner (2)
-
高耐圧半導体装置
Gazette classification:公開公報
Application number:特願平8-094171
Applicant:株式会社東芝
-
プレーナ型半導体素子
Gazette classification:公開公報
Application number:特願平6-117297
Applicant:富士電機株式会社
Return to Previous Page