Pat
J-GLOBAL ID：200903058255208849

半導体のパッケージおよびその製造方法

Inventor：
長山 誠

About 長山 誠


Applicant, Patent owner：
株式会社シチズン電子

About 株式会社シチズン電子


Agent (1)： 高宗 寛暁
Gazette classification：公開公報
Application number (International application number)：1998256121
Publication number (International publication number)：2000077725
Application date： Aug. 27, 1998
Publication date： Mar. 14, 2000
Summary：
【要約】【課題】 従来の半導体のパッケージの放熱性および製造コストを改善する構造および製造方法を提供すること。【解決手段】 金属基板の一部分に半導体がダイボンディングされ、他の部分に半導体の電極がボンディングされ、両部分は分割されているが封止樹脂により相互に連結された構造を有し、かつ金属基板の両部分は電極端子ともなっている構造。また集合金属基板上の所定位置に多数の半導体をダイボンディングし、半導体の各々の電極と金属板上の他の所定位置とをそれぞれワイヤボンディングし、半導体を封止する樹脂を基板全面に充填しかつ硬化させた後、集合金属基板の各所定領域と各他の所定領域とを封止樹脂を残して分割する加工と集合金属基板および封止樹脂をデバイス毎に切断分離する加工を行う製造方法。
Claim (excerpt)：
金属基板の一部分に半導体がダイボンディングされ、他の部分と前記半導体の電極がワイヤボンディングされ、前記金属基板の両部分が封止樹脂で覆われ、前記金属基板の前記両部分は分割されているが前記封止樹脂によって相互に連結された構造を有し、かつ前記金属基板の両部分のそれぞれ少なくとも一部が端子となっていることを特徴とする半導体のパッケージ。
IPC (2)：
H01L 33/00 ,  H01L 23/36
FI (2)：
H01L 33/00 N ,  H01L 23/36 C
F-Term (14)：
5F036AA01 ,  5F036BB08 ,  5F036BC06 ,  5F036BC22 ,  5F036BD01 ,  5F041AA33 ,  5F041CA76 ,  5F041DA02 ,  5F041DA03 ,  5F041DA07 ,  5F041DA12 ,  5F041DA20 ,  5F041DA43 ,  5F041DB09
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM