Pat
J-GLOBAL ID：200903058291162278

電界効果トランジスタ及びその製造方法

Inventor：
宇野沢 浩精

About 宇野沢 浩精


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 天野 広
Gazette classification：公開公報
Application number (International application number)：1999114621
Publication number (International publication number)：2000307102
Application date： Apr. 22, 1999
Publication date： Nov. 02, 2000
Summary：
【要約】【課題】電界効果トランジスタにおける位相歪みを解消する。【解決手段】半絶縁性GaAs基板1とアンドープGaAsバッファ層2との間には、半絶縁性GaAs基板1とアンドープGaAsバッファ層2との界面におけるn型残留不純物をp型不純物で補償するp型不純物プレーナドーピング層120が形成されており、このp型不純物プレーナドーピング層120p型不純物濃度は、1E16cm-3≦(p型不純物濃度-半絶縁性GaAs基板1とアンドープGaAsバッファ層2との界面におけるn型残留不純物の濃度)≦1E17cm-3の範囲内に設定される。
Claim (excerpt)：
半絶縁性GaAs基板上にアンドープGaAsバッファ層、アンドープAlGaAsバッファ層、アンドープGaAsバッファ層及びn型GaAsチャネル層を順次積層した構造のエピタキシャル基板を有する電界効果トランジスタにおいて、前記半絶縁性GaAs基板と前記アンドープGaAsバッファ層との間には、前記半絶縁性GaAs基板と前記アンドープGaAsバッファ層との界面におけるn型残留不純物をp型不純物で補償する第一バッファ層が形成されていることを特徴とする電界効果トランジスタ。
IPC (3)：
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
FI (2)：
H01L 29/80 H ,  H01L 29/80 U
F-Term (25)：
5F102FA02 ,  5F102FA10 ,  5F102GB01 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK08 ,  5F102GL05 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR09 ,  5F102GS02 ,  5F102GS04 ,  5F102GT04 ,  5F102GT05 ,  5F102GV07 ,  5F102GV08 ,  5F102HA13 ,  5F102HC01 ,  5F102HC04 ,  5F102HC07 ,  5F102HC30
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM