Pat
J-GLOBAL ID：200903058345828579

薄膜トランジスタの製造方法

Inventor：
サ キュン ラー

About サ キュン ラー

, 
ジャエー スング ロー

About ジャエー スング ロー


Applicant, Patent owner：
ゴールド スター エレクトロン カンパニー リミテッド

About ゴールド スター エレクトロン カンパニー リミテッド


Agent (1)： 中村 純之助 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994145878
Publication number (International publication number)：1995066427
Application date： Jun. 28, 1994
Publication date： Mar. 10, 1995
Summary：
【要約】【構成】シリコン基板21上に層間絶縁層22を形成し、絶縁層22のゲートを形成する箇所に溝1を形成し、溝1内に多結晶シリコン層23′を埋め込んでゲート23を形成し、ゲート23を含むシリコン基板21上にゲート絶縁層24を形成し、その上に多結晶シリコン層25を形成し、ゲート23の片側の多結晶シリコン層25に低濃度ドレイン領域29を形成し、ゲート23の両側の多結晶シリコン層25に高濃度ソース領域211および高濃度ドレイン領域212を形成する構成。【効果】オン/オフ電流比を3倍以上に増加させることができ、ステップカバレジが改善され、後の工程の金属配線の形成の際の工程マージンが広くなり、半導体素子の電気的および構造的な特性を改善することができる。
Claim (excerpt)：
基板上の絶縁層または絶縁基板におけるゲートを形成する箇所に溝を形成する工程と、前記溝内に導電層を埋め込んでゲートを形成する工程と、前記ゲートを含む前記基板上にゲート絶縁層を形成する工程と、その上に半導体層を形成する工程と、前記ゲートの両側の前記半導体層に不純物導入領域を形成する工程とを含んでなることを特徴とする薄膜トランジスタの製造方法。
IPC (3)：
H01L 29/786 ,  H01L 21/336 ,  H01L 21/3205
FI (3)：
H01L 29/78 311 Y ,  H01L 21/88 K ,  H01L 29/78 311 G
Patent cited by the Patent：
Cited by examiner (21)
  • 半導体装置およびその製造方法
    Gazette classification：公開公報   Application number：特願平3-220277   Applicant：三菱電機株式会社
  • 特開平4-324938
  • 特開平1-173646
Show all

Return to Previous Page

TOP

BOTTOM