Pat
J-GLOBAL ID:200903058794474277

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):1997280588
Publication number (International publication number):1998321854
Application date: Oct. 14, 1997
Publication date: Dec. 04, 1998
Summary:
【要約】【課題】SiCを主構成材料としたMOSトランジスタのMOS界面における表面散乱によるオン抵抗の増大を防止すること。【解決手段】6H-SiCからなるp型SiC層1上に、それよりも伝導帯の底から真空準位までのエネルギー差が小さい4H-SiCからなる第2のp型SiC層2が積層された積層半導体膜上に、ゲート絶縁膜3を介してゲート電極4を設けた絶縁ゲート構造を用いる。
Claim (excerpt):
第1導電型の第1の半導体層と、前記第1の半導体層の表面上に形成され、それ自体の伝導帯の底から真空準位までのエネルギー差が前記第1の半導体層のそれより小さい第1導電型の第2の半導体層と、前記第2の半導体層上にゲート絶縁膜を介して配設されたゲート電極と、前記ゲート電極下にチャネル領域を形成するように、少なくとも前記第1の半導体層に接し、前記第1の半導体層の前記表面内で互いに対向するように設けられた1対の第2導電型の第3の半導体層と、を具備することを特徴とする半導体装置。
IPC (3):
H01L 29/78 ,  H01L 21/336 ,  H01L 21/205
FI (6):
H01L 29/78 301 B ,  H01L 21/205 ,  H01L 29/78 652 C ,  H01L 29/78 652 T ,  H01L 29/78 653 C ,  H01L 29/78 658 E
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page