Pat
J-GLOBAL ID:200903058848887548

電界効果トランジスタおよび製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 菅野 中
Gazette classification:公開公報
Application number (International application number):1995133172
Publication number (International publication number):1996330325
Application date: May. 31, 1995
Publication date: Dec. 13, 1996
Summary:
【要約】【目的】 微細ゲート電極の電界効果トランジスタにおいて、ソース抵抗及びゲート抵抗を低減し、かつドレイン耐圧を向上させて高周波特性の向上を図る。【構成】 チャネル層1上にゲート電極5があり、ゲート電極5に対してソース側の側面が接しドレイン側の側面が離れてチャネル層1上にコンタクト層3があり、コンタクト層3上にコンタクト層4があり、この上にソースとドレインのオーム性電極があり、ゲート電極5の上部には接続配線6がある。【効果】薄いコンタクト層3と厚いコンタクト層4に分割し、薄いコンタクト層3をゲート電極5に接触させるため、オーム性電極のコンタクト抵抗とゲート寄生容量で相対する問題がなくなり、両者を同時に改善することができる。
Claim (excerpt):
チャネル層と、ゲート電極と、下層のコンタクト層と、上層のコンタクト層と、ソース電極及びドレイン電極とを有する電界効果トランジスタであって、チャネル層は半導体基板上に設けられたものであり、ゲート電極は前記チャネル層から立上げられて設けられたものであり、下層のコンタンクト層は、前記チャネル層上に設けられ、一側面が前記ゲート電極に接触し、他側面が前記ゲート電極とは非接触状態に保持されたものであり、上層のコンタクト層は前記下層のコンタクト層上に位置し、前記ゲート電極とは非接触状態に保持されたものであり、ソース電極及びドレイン電極は前記上層のコンタクト層上に設けられたものであることを特徴とする電界効果トランジスタ。
IPC (2):
H01L 21/338 ,  H01L 29/812
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page