Pat
J-GLOBAL ID：200903059332194089

半導体成膜用基板の製造方法およびその製造方法を用いた半導体基板、ならびに半導体発光素子

Inventor：
加藤 真也

About 加藤 真也


Applicant, Patent owner：
京セラ株式会社

About 京セラ株式会社


Gazette classification：公開公報
Application number (International application number)：2004093939
Publication number (International publication number)：2005285879
Application date： Mar. 29, 2004
Publication date： Oct. 13, 2005
Summary：
【課題】半導体成膜用基板の製造方法において、基板上に良好な半導体膜を形成するために凹凸部を形成するが、この凹凸部を精度良く加工することが困難であった。【解決手段】基板主面上に断面が逆メサ形状のフォトレジストパターンを形成する工程と、前記フォトレジストパターンをマスクとしてスパッタリング法により基板主面上に金属薄膜を形成する工程と、リフトオフ法により前記フォトレジストパターンを除去して前記金属薄膜をパターンとして基板主面上に形成する工程と、前記金属薄膜のパターンをマスクとしてドライエッチング法により該基板に凹部を形成する工程と、前記金属薄膜のパターンを酸性溶液により除去して凹凸形状を有した基板を形成する工程により半導体成膜用基板を製造する。【選択図】図1
Claim (excerpt)：
基板主面上に断面が逆メサ形状のフォトレジストパターンを形成する工程と、 前記フォトレジストパターンをマスクとしてスパッタリング法により基板主面上に金属薄膜を形成する工程と、 リフトオフ法により前記フォトレジストパターンを除去して前記金属薄膜をパターンとして基板主面上に形成する工程と、 前記金属薄膜のパターンをマスクとしてドライエッチング法により該基板に凹部を形成する工程と、 前記金属薄膜のパターンを酸性溶液により除去して凹凸形状を有した基板を形成する工程とを備えたことを特徴とする半導体成膜用基板の製造方法。
IPC (2)：
H01L33/00 ,  H01L21/205
FI (2)：
H01L33/00 C ,  H01L21/205
F-Term (14)：
5F041AA40 ,  5F041CA40 ,  5F041CA46 ,  5F041CA65 ,  5F041CA74 ,  5F041CA75 ,  5F045AA04 ,  5F045AB14 ,  5F045AC08 ,  5F045AC12 ,  5F045AF09 ,  5F045AF12 ,  5F045BB12 ,  5F045CA09
Patent cited by the Patent：
Cited by applicant (2)

Return to Previous Page

TOP

BOTTOM