Pat
J-GLOBAL ID：200903060533524301

薄膜トランジスタの形成方法及び表示装置

Inventor：
佐野 政史

About 佐野 政史

, 
林 享

About 林 享


Applicant, Patent owner：
キヤノン株式会社

About キヤノン株式会社


Agent (2)： 山下 穣平 ,  永井 道雄
Gazette classification：公開公報
Application number (International application number)：2008028001
Publication number (International publication number)：2008235871
Application date： Feb. 07, 2008
Publication date： Oct. 02, 2008
Summary：
【課題】酸化物半導体を用いた薄膜トランジスタの形成プロセスの簡略化により低コストで安定な表示素子及びその形成方法を提供することを目的とする。【解決手段】基板1上にゲート電極4が形成される薄膜トランジスタの形成方法において、ゲート電極4を形成する工程と、ゲート電極4を覆うように金属酸化物層7を形成する工程と、ソース電極6及びドレイン電極5を形成する工程と、不活性ガス中で、金属酸化物層7のチャネル領域となるべき領域を熱処理することにより、金属酸化物層7の一部をチャネル領域に変化させる工程と、を含むことを特徴とする。【選択図】図1
Claim (excerpt)：
基板上に、ゲート電極を形成する工程と、 該ゲート電極を覆うように金属酸化物層を形成する工程と、 該金属酸化物層の上に、ソース電極及びドレイン電極を形成する工程と、 不活性ガス中で、前記金属酸化物層のチャネル領域となるべき領域を熱処理することにより、前記金属酸化物層の一部を前記チャネル領域に変化させる工程と、を含むことを特徴とする薄膜トランジスタの形成方法。
IPC (3)：
H01L 29/786 ,  H01L 21/336 ,  H01L 51/50
FI (3)：
H01L29/78 618B ,  H01L29/78 618A ,  H05B33/14 A
F-Term (43)：
3K107AA01 ,  3K107BB01 ,  3K107CC21 ,  3K107CC45 ,  3K107EE03 ,  3K107GG00 ,  3K107HH05 ,  5F110AA16 ,  5F110BB02 ,  5F110BB20 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110EE02 ,  5F110EE04 ,  5F110EE14 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF28 ,  5F110FF36 ,  5F110GG04 ,  5F110GG06 ,  5F110GG07 ,  5F110GG15 ,  5F110GG24 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG43 ,  5F110GG58 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK22 ,  5F110HK32 ,  5F110NN65 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ14
Patent cited by the Patent：
Cited by applicant (2)

Return to Previous Page

TOP

BOTTOM