信号処理装置

Inventor： , ,
Applicant, Patent owner：
Agent (1)：松隈秀盛
Gazette classification：公開公報
Application number (International application number)：1998299970
Publication number (International publication number)：1999214999
Application date： Oct. 21, 1998
Publication date： Aug. 06, 1999
Summary：

【要約】【課題】 n次のデルタ・シグマ変調器を備える1ビット信号用信号処理装置の動作速度を速くすること。【解決手段】この変調器は、1ビット信号を受信する入力4と、量子化器Qによって処理されて作られる1ビット信号の出力5を有する。量子化器Qは一連の信号積分段からのpビット信号を受信する。各段は、入力4に結合された第1の1ビット乗算器An、出力5に結合された第2の1ビット乗算器Cn、係数乗算器及び加算器6nの出力を積分する積分器7nの出力を加算する加算器6nを含む。最終段は、係数乗算器An+1と加算器6n+1を含む。加算器6n+1は、係数乗算器An+1の出力と先行積分段の出力を加算する。入力信号は、1ビット遅延によって最終段を除く全段に供給される。量子化器の出力信号は、1ビット遅延によって上記段に帰還される。最終段は入力信号を遅延なしで受信し、先行段からタイミング的に受信した入力ビットに対応する積分値も受信する。

Claim (excerpt)：

n次のデルタ・シグマ変調器(但しnは少なくとも1)であって、1ビット信号を受信する入力と、pビット信号を1ビット形式に再量子化するための量子化器を有し、再量子化された信号を出力するデルタ・シグマ変調器において、複数の信号結合器が、入力信号と第1の係数の積の加算結合と、出力信号と第2の係数の積の加算結合の積分値を形成する第1の結合器と、入力信号と第1の係数の積と、出力信号と第2の係数の積と、前段の積分値との加算的結合の積分値を形成する少なくとも1つの中間結合器と、入力信号と第1の係数の積と、量子化器で再量子化されて1ビット出力信号を形成する前記pビット信号を形成する前段の積分値の加算結合を形成するための最終結合器と、を含み、前記入力信号は、1結合器を通る遅延に対応する遅延によって、第1及び中間結合器の中の第1の結合器に供給され、そのような遅延無しに最終結合器に供給され、量子化器の1ビット出力信号は、等しい遅延を介して結合器に帰還され、最終結合器は先行する結合器から、最終結合器によって受信される入力信号に対応するタイミングでpビット信号を受信するようになした信号処理装置。

Patent cited by the Patent：

Cited by applicant (2)

1ビット信号処理装置
Gazette classification：公開公報 Application number：特願平9-312405 Applicant：ソニー・ユナイテッド・キングダム・リミテッド
デルタ-シグマ変調装置
Gazette classification：公開公報 Application number：特願平9-280839 Applicant：ソニー・ユナイテッド・キングダム・リミテッド

Cited by examiner (2)

1ビット信号処理装置
Gazette classification：公開公報 Application number：特願平9-312405 Applicant：ソニー・ユナイテッド・キングダム・リミテッド
デルタ-シグマ変調装置
Gazette classification：公開公報 Application number：特願平9-280839 Applicant：ソニー・ユナイテッド・キングダム・リミテッド

Article cited by the Patent：

Cited by applicant (2)

Cited by examiner (2)

Return to Previous Page