容量素子を有する半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：天野広
Gazette classification：公開公報
Application number (International application number)：1999053239
Publication number (International publication number)：1999317500
Application date： Mar. 01, 1999
Publication date： Nov. 16, 1999
Summary：

【要約】【課題】容易に多層メタル配線を形成でき、かつ、容量素子の劣化も生じないセラミック薄膜容量を用いた半導体装置を提供する。【解決手段】多層メタル配線の形成と同時に形成されたビア9とメタル配線7、10を積層した構造からなるプラグによって、セラミック薄膜容量30と拡散層4とを接続し、多層メタル配線の形成後であって、セラミック薄膜容量30の形成前に水素アニールを行う。多層メタル配線の形成後にセラミック薄膜容量30を形成するので、容量による高低差に起因して多層メタル配線の形成が妨げられることがない。また、容量形成後にタングステンプラグによるビアを形成する必要がない。そのため、タングステンのCVDにより容量が劣化することがない。さらに、論理回路部のプロセス・デバイスを何ら変更することなく容量を形成できるため、既存の設計パラメータを使用できる。

Claim (excerpt)：

基板と、少なくとも1層のメタル配線と、セラミック薄膜容量を有する半導体装置において、前記セラミック薄膜容量は、下部電極、セラミック薄膜、上部電極がこの順に積層されてなり、前記下部電極、セラミック薄膜、上部電極が前記メタル配線よりも上部に形成されていることを特徴とする半導体装置。

IPC (8)：

H01L 27/04 , H01L 21/822 , H01L 27/10 451 , H01L 27/108 , H01L 21/8242 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (5)：

H01L 27/04 C , H01L 27/10 451 , H01L 27/10 621 Z , H01L 27/10 651 , H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (4)

半導体集積回路装置及び当該装置の製造方法
Gazette classification：公開公報 Application number：特願平7-280957 Applicant：株式会社日立製作所
半導体メモリ素子の製造方法
Gazette classification：公開公報 Application number：特願平8-062545 Applicant：シャープ株式会社
半導体記憶装置及びその製造方法
Gazette classification：公開公報 Application number：特願平8-172022 Applicant：株式会社日立製作所

Show all

Return to Previous Page