半導体集積回路およびその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997192168
Publication number (International publication number)：1999040768
Application date： Jul. 17, 1997
Publication date： Feb. 12, 1999
Summary：

【要約】【課題】FRAMと他のデバイスとが混載されたLSIにおいて、Pt電極の加工、キャパシタ加工を容易ならしめ、キャパシタ部の下部電極と他のデバイスの配線層を形成するための工程数が減じ、デバイス相互間の段差減少、配線形成が容易になり、強誘電体膜の特性を劣化させない構造を提供する。【解決手段】半導体基板上に形成された第1絶縁膜に掘られた第1の溝に埋め込まれ、表面が平坦化された第1の電極3aと、第1絶縁膜上に堆積された第2絶縁膜4と、第1の電極の上部に対応して第2絶縁膜に掘られた第2の溝内に順次堆積された後に表面が平坦化された強誘電体膜5aおよび第2の電極6aとを具備し、第1の電極、強誘電体膜、第2の電極で構成される強誘電体キャパシタ部を有する。

Claim (excerpt)：

半導体基板上に形成された第1絶縁膜と、前記第1絶縁膜に掘られた第1の溝に埋め込まれた後に表面が平坦化された第1の電極と、前記第1の溝に第1の電極が埋め込まれた状態の前記第1絶縁膜上に堆積された第2絶縁膜と、前記第1の電極の上部に対応して前記第2絶縁膜に掘られた第2の溝内に順次堆積された後に表面が平坦化された強誘電体膜および第2の電極とを具備し、前記第1の電極、強誘電体膜、第2の電極で構成される強誘電体キャパシタ部を有することを特徴とする半導体集積回路。

IPC (6)：

H01L 27/108 , H01L 21/8242 , H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3)：

H01L 27/10 651 , H01L 27/10 434 , H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (6)

メモリセルのキャパシタ形成方法
Gazette classification：公開公報 Application number：特願平5-152250 Applicant：宮崎沖電気株式会社, 沖電気工業株式会社
特開平4-206869
半導体メモリ素子のキャパシタ構造及びその形成方法
Gazette classification：公開公報 Application number：特願平7-276782 Applicant：ソニー株式会社

Show all

Return to Previous Page