半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：佐藤隆久
Gazette classification：公開公報
Application number (International application number)：1995230234
Publication number (International publication number)：1997074143
Application date： Sep. 07, 1995
Publication date： Mar. 18, 1997
Summary：

【要約】【課題】第一領域にメモリセルなどの第一導電型のトランジスタが形成され、第二領域に第一導電型、及び第二導電型のトランジスタが形成されている半導体装置において、第二領域のNMOSFETのゲート電極をN+ 型、PMOSFETのゲート電極をP+ 型とする異極性ゲート構造とすることが可能な半導体装置、及び工程数をそれほど増やさずにかかる半導体装置を製造できる半導体装置の製造方法を提供する。【解決手段】第一領域のトランジスタのゲート電極にのみゲート電極と同じパターンでゲート電極の上に積層されたオフセット絶縁膜を形成する。また、第一領域のゲート電極のパターニングをオフセット絶縁膜をマスクとして行う一方、第二領域のデート電極のパターニングをレジストをマスクとして行う。

Claim (excerpt)：

第一領域に第一導電型のトランジスタが形成され、第二領域に第一導電型及び第二導電型のトランジスタが形成された半導体装置において、第一領域のトランジスタのゲート電極にのみゲート電極と同じパターンでゲート電極の上に積層されたオフセット絶縁膜が形成されていることを特徴とする半導体装置。

IPC (7)：

H01L 21/8238 , H01L 27/092 , H01L 21/28 , H01L 27/108 , H01L 21/8242 , H01L 29/78 , H01L 21/336

FI (4)：

H01L 27/08 321 D , H01L 21/28 B , H01L 27/10 681 F , H01L 29/78 301 P

Patent cited by the Patent：

Cited by examiner (7)

特開平3-177065
特開昭57-084164
半導体メモリ装置及びその製造方法
Gazette classification：公開公報 Application number：特願平3-287097 Applicant：ソニー株式会社

Show all

Return to Previous Page