Pat

J-GLOBAL ID：200903062189214724

基板処理システム及び基板処理方法

Inventor： 建山 正規 ,  宮田 亮
Applicant, Patent owner： 東京エレクトロン株式会社
Agent (1)： 鈴江 武彦 (外5名)
Gazette classification：公開公報
Application number (International application number)：2000380663
Publication number (International publication number)：2002184671
Application date： Dec. 14, 2000
Publication date： Jun. 28, 2002
Summary：

【要約】 (修正有)【課題】他の処理部による律速の影響を低減する。【解決手段】各処理ユニットに未処理のウェハWを搬入し、かつ該各処理ユニットから処理済みのウェハWを取り出すロード/アンロード部2と、各処理ユニットにアクセス可能に設けられ、ロード/アンロード部2との間でウェハWを受け渡しし、各処理ユニットにウェハWを順次搬送するサブアーム機構と、各処理ユニットの所要時間tnを該処理ユニットの台数mで割った1台当たりの所要時間tn/mのうち最大の所要時間を1サイクルとして各処理ユニットで処理を順次行うよう制御し、かつ熱処理系ユニットで前待機時間を設定するコントローラ13からなる。

Claim (excerpt)：

基板に対して所要時間tnで第nの処理を行う第nの処理部(n=1,2,...N)を各処理毎に少なくとも1台有し、各処理を第1の処理部から次数の少ない順に順次行い、かつ複数の前記基板を異なる処理部で1サイクルで同時に処理する基板処理システムであって、前記各処理部に未処理の基板を搬入し、かつ該各処理部から処理済みの基板を取り出すロード/アンロード部と、前記ロード/アンロード部との間で基板を受け渡しし、前記各処理部に基板を順次搬送する第1の搬送手段と、前記各処理部の所要時間tnを該処理部の台数mで割った1台当たりの所要時間tn/mのうち最大の所要時間を1サイクル時間として各処理部で処理を順次行うよう制御し、かつ少なくとも1つの前記処理部で前待機時間を設定する制御部とを具備してなることを特徴とする基板処理システム。

IPC (3)：

H01L 21/027 ,  G03F 7/30 501 ,  H01L 21/68

FI (3)：

G03F 7/30 501 ,  H01L 21/68 A ,  H01L 21/30 562

F-Term (25)：

2H096AA25 ,  2H096AA30 ,  2H096GA60 ,  5F031CA02 ,  5F031CA05 ,  5F031DA01 ,  5F031FA01 ,  5F031FA07 ,  5F031FA11 ,  5F031FA12 ,  5F031FA14 ,  5F031FA15 ,  5F031GA47 ,  5F031GA48 ,  5F031GA49 ,  5F031MA02 ,  5F031MA03 ,  5F031MA04 ,  5F031MA06 ,  5F031MA13 ,  5F031MA24 ,  5F031MA26 ,  5F031MA30 ,  5F031PA04 ,  5F046AA28

Patent cited by the Patent：

Cited by examiner (2)

• 処理時間の設定方法
  Gazette classification：公開公報   Application number：特願平9-141558   Applicant：大日本スクリーン製造株式会社
• 基板処理装置
  Gazette classification：公開公報   Application number：特願平10-116678   Applicant：大日本スクリーン製造株式会社