Pat
J-GLOBAL ID:200903062302837849

記憶制御装置、それを含むデータ記憶システムおよび二重ペア抑止方法

Inventor:
Applicant, Patent owner:
Agent (1): 合田 潔 (外2名)
Gazette classification:公開公報
Application number (International application number):1996088562
Publication number (International publication number):1996305500
Application date: Apr. 10, 1996
Publication date: Nov. 22, 1996
Summary:
【要約】 (修正有)【課題】単一又は多数の記憶サブシステムに跨る多数の二重ペアをアトミックに抑止するデータ記憶システムを提供する。【解決手段】二重ペアは、それらの二次DASD上にデータがシーケンス整合した順序で維持されるように抑止される。ホスト・プロセッサは二重ペアの一次DASDに書き込まれるべきレコード及びレコード更新を発生する。記憶制御装置は二重ペアの二次DASDにレコード及びレコード更新の複写を指示する。シーケンス整合性は二重ペアを抑止することにより二次DASDにおいて維持される。二重ペアの静止は、進行中の書込みI/Oも一次DASDに対して完了する。記憶制御装置は、その後の書込みリクエストに対して長いビジー信号を生じることによってホスト・プロセッサからのその後の書込みI/Oも閉め出す。レコーディングの変更による二重ペアの抑止は、アプリケーションが、抑止する時間と再設定する時間との間に更新する一次DASDの物理的アドレスをマークするよう記憶制御装置に指示する。
Claim (excerpt):
レコード及びレコード更新を書き込むこと及びバックアップの目的で前記レコード及びレコード更新を複写することができるデータ記憶システムにおいて、前記データ記憶システムはレコード及びレコード更新を発生するアプリケーションを走らせるホスト・プロセッサと、一次データ記憶装置及び二次データ記憶装置を有する第1二重ペアと、一次データ記憶装置及び二次データ記憶装置を有する第2二重ペアと、前記ホスト・プロセッサと前記第1二重ペア及び第2二重ペアの前記一次データ記憶装置との間に接続された記憶制御装置とを含み、レコード及びレコード更新の複写が進行中である時に第1及び第2二重ペアを抑止するための方法にして、前記アプリケーションから前記第1二重ペアの一次データ記憶装置への将来のレコード及びレコード更新の書込みを禁止するために前記ホスト・プロセッサからの初期静止コマンドに応答して前記記憶制御装置によって前記第1二重ペアを静止させるステップと、前記アプリケーションから前記第2二重ペアの一次データ記憶装置への将来のレコード及びレコード更新の書込みを禁止するために及びシーケンス整合した順序における前記第1及び第2二重ペアの前記二次データ記憶装置に複写されたレコード及びレコード更新を同期化するために前記ホスト・プロセッサからのその後の静止コマンドに応答して前記記憶制御装置によって前記第1二重ペアを静止させるステップと、前記アプリケーションから前記第1及び第2二重ペアの一次データ記憶装置に送られたレコード及びレコード更新を前記第1及び第2二重ペアの二次データ記憶装置に前記記憶制御装置によって複写することを禁止するために、前記記憶制御装置が前記ホスト・プロセッサから抑止コマンドを受けることによって前記第1及び第2二重ペアを抑止するステップと、前記第1及び第2二重ペアが抑止されること及びその後のレコード及びレコード更新が前記第1及び第2二重ペアの前記二次データ記憶装置に前記レコードを複写することなく前記第1及び第2二重ペアを前記一次データ記憶装置に書込み可能であることを前記記憶制御装置によって前記アプリケーションに信号するステップと、を含む方法。
IPC (4):
G06F 3/06 304 ,  G06F 3/06 ,  G06F 12/08 310 ,  G06F 12/16 310
FI (4):
G06F 3/06 304 F ,  G06F 3/06 304 M ,  G06F 12/08 310 Z ,  G06F 12/16 310 M
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page