Pat

J-GLOBAL ID：200903062392336363

半導体装置および半導体装置作製方法

Inventor： 山崎 舜平 ,  楠本 直人 ,  大沼 英人 ,  田中 幸一郎
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1995090157
Publication number (International publication number)：1996264798
Application date： Mar. 23, 1995
Publication date： Oct. 11, 1996
Summary：

【要約】【目的】 アクティブマトリクス液晶表示装置の周辺駆動回路の、消費電力を低減し、また画素スイッチング用薄膜トランジスタの、配線による信号の遅延を防ぐ構成を提供する。またそのための、異なるしきい電圧(Vth)を有する薄膜トランジスタを、同一基板上に形成する方法を提供する。【構成】CMOS回路を構成する各TFTのソース電極に、しきい値の高いTFTを挿入する。また画素TFTにおいて、ゲイト線駆動回路から遠い薄膜トランジスタほど、しきい電圧が小さくなるようする。また、TFTチャネル領域の表面に、後の工程で剥離可能な制御膜を付け、その上からドーピングを行う。

Claim (excerpt)：

絶縁表面を有する基板上に、結晶性シリコンよりなる複数の薄膜トランジスタが設けられ、該複数の薄膜トランジスタは、チャネル形成領域に、P型またはN型のドーパントを含有している薄膜トランジスタ、および、チャネル形成領域に、P型またはN型のドーパントを実質的に含有していない薄膜トランジスタとで構成されていることを特徴とする半導体装置。

IPC (2)：

H01L 29/786 ,  H01L 27/08 331

FI (3)：

H01L 29/78 613 A ,  H01L 27/08 331 E ,  H01L 29/78 618 F

Patent cited by the Patent：

Cited by examiner (5)

• 特開昭64-007559
  
• 論理回路
  Gazette classification：公開公報   Application number：特願平4-337898   Applicant：日本電信電話株式会社
• 低電圧SOI型論理回路
  Gazette classification：公開公報   Application number：特願平7-157647   Applicant：日本電信電話株式会社
• 特開平4-302147
  
• 薄膜トランジスタの製造方法
  Gazette classification：公開公報   Application number：特願平3-243631   Applicant：セイコーエプソン株式会社