Pat
J-GLOBAL ID：200903063144990894

半導体集積回路の静電放電の解析方法及び解析プログラム

Inventor：
林 左千夫

About 林 左千夫


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (7)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
Gazette classification：公開公報
Application number (International application number)：2003173850
Publication number (International publication number)：2005011964
Application date： Jun. 18, 2003
Publication date： Jan. 13, 2005
Summary：
【課題】静電放電がパッド間に印加された時の正確なパッド間電圧を求める。【解決手段】半導体集積回路のレイアウトからパッドとネットと保護素子すべて抽出し、パッドまたは保護素子がネットに接続する接続ノードを形成する。ネット毎にネットに分布する分布抵抗をすべて抽出し分布抵抗をネットに換えて接続ノードに接続させ分布抵抗間に抵抗間ノードを形成する。パッド間毎にパッド間に静電放電電流を流した場合の抵抗間ノードと接続ノードのノード電位を算出することにより、パッド間に静電放電電流を流した場合のパッド間電圧を算出する。【選択図】 図2
Claim (excerpt)：
パッドと前記パッドに電気的に接続するネットと前記ネットに電気的に接続する保護素子を有する半導体集積回路の静電放電のコンピュータによる解析方法において、 コンピュータが、入力された前記半導体集積回路のレイアウトから前記パッドをすべて抽出し、抽出された前記パッドに電気的に接続する前記ネットをすべて抽出し、抽出された前記ネットに電気的に接続する前記保護素子すべて抽出し、前記パッドまたは前記保護素子が前記ネットに接続する接続ノードを形成することと、 コンピュータが、前記ネット毎に前記ネットに分布する分布抵抗をすべて抽出し、前記分布抵抗を前記ネットに換えて前記接続ノードに接続させ、前記分布抵抗間に抵抗間ノードを形成することと、 コンピュータが、前記パッド間に静電放電電流を流した場合の前記抵抗間ノードと前記接続ノードのノード電位を算出することにより、前記パッド間に前記静電放電電流を流した場合のパッド間電圧を算出することを有することを特徴とする半導体集積回路の静電放電の解析方法。
IPC (3)：
H01L21/822 ,  G06F17/50 ,  H01L27/04
FI (2)：
H01L27/04 H ,  G06F17/50 666L
F-Term (9)：
5B046AA08 ,  5B046BA04 ,  5B046JA01 ,  5F038BH02 ,  5F038BH07 ,  5F038BH13 ,  5F038CD12 ,  5F038EZ10 ,  5F038EZ20
Patent cited by the Patent：
Cited by applicant (4)
Show all

Return to Previous Page

TOP

BOTTOM