Pat
J-GLOBAL ID:200903063156037173

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 吉武 賢次 (外4名)
Gazette classification:公開公報
Application number (International application number):2001213689
Publication number (International publication number):2003031650
Application date: Jul. 13, 2001
Publication date: Jan. 31, 2003
Summary:
【要約】【課題】 アスペクト比の高い溝をボイドの発生を招くことなく埋め込む。【解決手段】 素子分離用の溝の内部に絶縁膜を埋め込む工程において、HDP-CVD法によるシリコン酸化膜とSOG法によるシリコン酸化膜とを積層させることにより、ボイドの発生を防止し歩留まりを向上させる。
Claim (excerpt):
半導体基板に設けられた溝、あるいは半導体基板上に形成された膜パターンによる凹凸部を表面に有する基板面に対し、前記凹凸部における凹部を埋めるように、高密度プラズマ化学的気相成長(以下、HDP-CVDという)法により第1のシリコン酸化膜を所定の深さまで形成する工程と、前記凹部を埋めるように、前記第1のシリコン酸化膜上に、スピンオングラス(以下、SOGという)法により第2のシリコン酸化膜を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
IPC (3):
H01L 21/76 ,  H01L 21/316 ,  H01L 21/768
FI (4):
H01L 21/316 G ,  H01L 21/316 X ,  H01L 21/76 L ,  H01L 21/90 Q
F-Term (27):
5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA49 ,  5F032AA70 ,  5F032DA04 ,  5F032DA10 ,  5F032DA23 ,  5F032DA25 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033SS15 ,  5F033SS22 ,  5F033TT01 ,  5F033XX02 ,  5F058BA02 ,  5F058BD01 ,  5F058BD04 ,  5F058BD10 ,  5F058BF07 ,  5F058BF23 ,  5F058BF29 ,  5F058BF46 ,  5F058BH12 ,  5F058BJ06
Patent cited by the Patent:
Cited by examiner (5)
  • 半導体装置の製造方法
    Gazette classification:公開公報   Application number:特願平10-281574   Applicant:日本電気株式会社
  • 半導体装置およびその製造方法
    Gazette classification:公開公報   Application number:特願平11-141036   Applicant:松下電子工業株式会社
  • 特開昭59-225543
Show all

Return to Previous Page