Pat
J-GLOBAL ID:200903063189970606

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 前田 弘 (外2名)
Gazette classification:公開公報
Application number (International application number):1997147918
Publication number (International publication number):1998335577
Application date: Jun. 05, 1997
Publication date: Dec. 18, 1998
Summary:
【要約】【課題】 第1のLSIチップの上に第2のLSIチップがフェイスダウンボンディング方式により接合されてなる半導体装置において、第2のLSIチップに発生した熱を効率良く放散できるようにする。【解決手段】 周縁部に外部電極112を有する第1のLSIチップ110の上に、第2のLSIチップ120がフェイスダウンボンディング方式により接合されている。第1のLSIチップ110の下面にはダイパッド131が固着されている。第1のLSIチップ110の外部電極112とインナーリード133とはボンディングワイヤ134により接続されている。樹脂パッケージ135は、第1のLSIチップ110、第2のLSIチップ120、ダイパッド131及びインナーリード133を、第2のLSIチップ120の上面及びダイパッド131の下面がそれぞれ露出するように封止している。
Claim (excerpt):
周縁部に外部電極を有する第1のLSIチップと、前記第1のLSIチップの上にフェイスダウンボンディング方式により接合された第2のLSIチップと、前記第1のLSIチップの下面に設けられたダイパッドと、前記第1のLSIチップの外部電極と電気的に接続されたインナーリードと、前記第1のLSIチップ、第2のLSIチップ、ダイパッド及びインナーリードを、前記第2のLSIチップの上面及び前記ダイパッドの下面の少なくとも中央部がそれぞれ露出するように封止している樹脂パッケージとを備えていることを特徴とする半導体装置。
IPC (3):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page