Pat

J-GLOBAL ID：200903063410048970

半導体記憶装置

Inventor： 中岡 裕司
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 松浦 兼行
Gazette classification：公開公報
Application number (International application number)：1996192246
Publication number (International publication number)：1998040678
Application date： Jul. 22, 1996
Publication date： Feb. 13, 1998
Summary：

【要約】【課題】 従来、2ビットプリフェッチ動作方式において書き込み動作後のリードコマンドはバースト終了後1クロックあけた後入れる必要がある。【解決手段】 センスアンプ111、112への書き込みは、1クロック周期遅れて始まるが、信号発生回路121により発生される信号W0とWAEを、このときの内部クロック信号ICLKにより、データインバッファ118とライトアンプ114及び116をディスエーブルとして、この間に書き込みデータを交換し、次に信号W0とWAE信号がハイレベルとなることにより、連続する2つのアドレスにデータを書き込む。読み出し動作時もCLK信号からの内部アドレスの発生時間及びCSLの制御方法を書き込み動作時と同じにし、書き込み動作時のみDIN118メモリセル110、113までの書き込み動作のみ外部クロック信号CLKの1クロック周期分遅らせ、CSLの選択動作は遅らせない。

Claim (excerpt)：

外部クロック信号に同期して動作し、メモリセルへのアクセスは連続するアドレスの2ビットずつ同時にし、外部入出力ピンとのアクセスはシリアルに行う2ビットプリフェッチ方式が可能な半導体記憶装置において、前記2ビットプリフェッチ方式動作時の内部アドレスの発生時間とカラムセレクトラインの制御方法とを、書き込み動作時と読み出し動作時とで同じにしたことを特徴とする半導体記憶装置。

Patent cited by the Patent：

Cited by examiner (2)

• 半導体記憶回路の制御方法
  Gazette classification：公開公報   Application number：特願平5-327063   Applicant：日本電気株式会社
• シンクロナスDRAMの製造方法
  Gazette classification：公開公報   Application number：特願平5-313921   Applicant：富士通株式会社