半導体装置およびその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：深見久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993331716
Publication number (International publication number)：1995193237
Application date： Dec. 27, 1993
Publication date： Jul. 28, 1995
Summary：

【要約】【目的】本発明はリーク電流の発生が抑制された、サリサイド構造を有するLDDMOSFETを得ることを最も主要な特徴とする。【構成】シリコン基板1の上にゲート電極4が設けられる。シリコン基板1の主表面中であって、ゲート電極4の両側に1対のソース/ドレイン層5が設けられる。一対のソース/ドレイン層5の表面に、CoSi2 で示される金属シリサイド膜11が設けられる。金属シリサイド膜11の最も膜厚の大きい最大膜厚部分の膜厚と、最も膜厚の小さい最小膜厚部分の膜厚との差は、30nm未満にされている。

Claim (excerpt)：

シリコン基板と、前記シリコン基板の上に設けられたゲート電極と、前記シリコン基板の主表面中であって、前記ゲート電極の両側に設けられた一対のソース/ドレイン層と、前記一対のソース/ドレイン層の表面に設けられ、一般式MeSi2 (式中、Meは金属を表わす)で示される金属シリサイド膜と、を備え、前記金属シリサイド膜の最大膜厚部分の膜厚と、最小膜厚部分の膜厚との差が30nm未満にされている、半導体装置。

IPC (3)：

H01L 29/78 , H01L 21/336 , H01L 21/28 301

Patent cited by the Patent：

Cited by examiner (8)

特開平2-211622
特開平4-037167
特開昭63-284862

Show all

Return to Previous Page