Pat
J-GLOBAL ID：200903063509805129

半導体装置の製造方法

Inventor：
宮田 幸児

About 宮田 幸児


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1999345754
Publication number (International publication number)：2001168188
Application date： Dec. 06, 1999
Publication date： Jun. 22, 2001
Summary：
【要約】【課題】 高アスペクト比の接続孔の加工や高い段差を有する部分での加工をなくして、デュアルダマシン構造の配線溝と接続孔とを高精度に加工し、微細な配線溝および接続孔の形成を可能にする。【解決手段】 基板10上に、酸化シリコン系の第1の層間絶縁膜12、エッチングストッパ層13、酸化シリコン系の第2の層間絶縁膜14、マスク層15を順に形成した後、マスク層15に配線溝パターン16を開口し、さらに配線溝パターン16に少なくともかかるように第2の層間絶縁膜14、エッチングストッパ層13にビアホールパターン17を開口して、次いでマスク層15をエッチングマスクに用いて第2の層間絶縁膜14に配線溝18を形成するとともにエッチングストッパ層13をエッチングマスクに用いて第1の層間絶縁膜12にビアホール19を形成する。
Claim (excerpt)：
基板上に、第1の酸化シリコン系材料からなる第1の層間絶縁膜と、前記第1の酸化シリコン系材料に対してエッチング選択性を有する材料からなるエッチングストッパ層と、第2の酸化シリコン系材料からなる第2の層間絶縁膜と、前記第2の酸化シリコン系材料に対してエッチング選択性を有する材料からなるマスク層とを順に形成する工程と、前記マスク層に配線溝を形成するための配線溝パターンを開口する工程と、前記配線溝パターンに少なくともかかるように前記第2の層間絶縁膜および前記エッチングストッパ層に接続孔を開口する工程と、前記マスク層をエッチングマスクに用いて前記第2の層間絶縁膜に配線溝を形成するとともに前記エッチングストッパ層をエッチングマスクに用いて前記第1の層間絶縁膜に接続孔を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
F-Term (11)：
5F033MM02 ,  5F033QQ12 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ35 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033XX03
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM