Pat
J-GLOBAL ID:200903073211561320

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 田治米 登 (外1名)
Gazette classification:公開公報
Application number (International application number):1997032487
Publication number (International publication number):1998229122
Application date: Feb. 17, 1997
Publication date: Aug. 25, 1998
Summary:
【要約】【課題】 配線と接続孔とを配線溝と接続孔との埋め込みにより同時に形成する半導体装置の製造方法において、形成精度と埋め込み性を向上させる。【解決手段】 半導体装置の多層配線構造を、下層配線1上に層間絶縁膜2a及び上層配線形成用配線溝5のエッチングマスクとなるマスク層12を順次形成し、その上に、配線溝5内に開口する接続孔6のエッチングマスクとなるレジストマスク7を形成し、該レジストマスク7をエッチングマスクとして層間絶縁膜2aをハーフエッチングすることにより接続孔6を部分的に形成し、レジストマスク7を除去後、前記マスク層12をエッチングマスクとして層間絶縁膜2aをさらにエッチングすることにより、配線溝5を形成すると共に接続孔6を下層配線1に到達するように形成し、これら配線溝5及び接続孔6を配線形成材料で埋め込むことにより製造する。
Claim (excerpt):
下層配線上に層間絶縁膜を形成し、該層間絶縁膜上に、上層配線形成用配線溝のエッチングマスクとなるマスク層を形成し、その上に、前記配線溝内に開口する接続孔のエッチングマスクとなるレジストマスクを形成し、該レジストマスクをエッチングマスクとして前記層間絶縁膜をハーフエッチングすることにより接続孔を部分的に形成し、レジストマスクを除去し、前記マスク層をエッチングマスクとして層間絶縁膜をさらにエッチングすることにより、配線溝を形成すると共に接続孔を下層配線に到達するように形成し、配線溝及び接続孔を上層配線形成材料で埋め込むことを特徴とする半導体装置の製造方法。
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page