Pat
J-GLOBAL ID:200903064393441759
上部導体にクラッド層を形成するための方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
古谷 馨 (外3名)
Gazette classification:公開公報
Application number (International application number):2002060538
Publication number (International publication number):2002334973
Application date: Mar. 06, 2002
Publication date: Nov. 22, 2002
Summary:
【要約】【課題】消費電力を低減し、動作を安定にするための磁気メモリ素子用のクラッディング法を提供する。【解決手段】磁気メモリデバイス用の上部導体の2つまたは3つの側部を強磁性材料でクラッディングするための方法であり、この方法は、メモリデバイス上のコーティング層内に側壁を有するトレンチを形成するステップを含む。第1の強磁性材料は、トレンチの側壁に沿って堆積される。トレンチの底部にある全ての強磁性材料を除去することができる。導体材料が、メモリデバイス上のトレンチ内に堆積される。第2の強磁性材料がトレンチ内の導体材料上に堆積されて、導体の3つの側部のまわりに強磁性材料のクラッディングが形成される。
Claim (excerpt):
強磁性材料で、メモリ素子用の上部導体の少なくとも2つの側部をクラッディングするための方法であって、a)前記メモリ素子上のコーティング層内に側壁を有するトレンチを形成するステップと、b)前記トレンチの前記側壁に沿って強磁性材料を堆積するステップと、c)前記トレンチの前記側壁に沿った前記強磁性材料間の前記トレンチ内に導体材料を堆積するステップであって、これにより前記強磁性材料のクラッディングが前記上部導体の2つの側部に形成されることからなる、ステップを含む方法。
IPC (4):
H01L 27/105
, G11C 11/14
, G11C 11/15
, H01L 43/08
FI (4):
G11C 11/14 A
, G11C 11/15
, H01L 43/08 Z
, H01L 27/10 447
F-Term (10):
5F083FZ10
, 5F083GA05
, 5F083GA13
, 5F083JA19
, 5F083JA37
, 5F083JA60
, 5F083PR03
, 5F083PR04
, 5F083PR22
, 5F083PR40
Patent cited by the Patent:
Cited by examiner (2)
-
磁気メモリ素子
Gazette classification:公開公報
Application number:特願平10-255308
Applicant:三洋電機株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平8-002108
Applicant:日本電気株式会社
Return to Previous Page