Pat
J-GLOBAL ID：200903064447997049

インダクタ、およびインダクタの製造方法

Inventor：
戸瀬 誠人

About 戸瀬 誠人

, 
山野 和彦

About 山野 和彦

, 
畑田 充則

About 畑田 充則


Applicant, Patent owner：
株式会社村田製作所

About 株式会社村田製作所


Gazette classification：公開公報
Application number (International application number)：1999034343
Publication number (International publication number)：2000232019
Application date： Feb. 12, 1999
Publication date： Aug. 22, 2000
Summary：
【要約】【課題】感光性を有する導体ペーストからなる導体パターンと、感光性を有する絶縁ペーストからなる絶縁層を交互に積層したインダクタの製造工程において、複数回の熱処理を行ってもインダクタ素子全体にそりが生じにくいインダクタの製造方法を提供する。【解決手段】絶縁基板上に導体パターンとバイアホールを有する絶縁層とを交互に積層し、導体パターンは感光性を有する導体ペーストを用いて、絶縁層は感光性を有する絶縁ペーストを用いて形成するインダクタの製造方法において、導体パターンおよび絶縁層を絶縁基板両主面に形成し、絶縁基板両主面に形成された導体パターンを絶縁基板に形成されたスルーホールを通じて電気的に接続することを特徴とする。
Claim (excerpt)：
絶縁基板上に導体パターンと絶縁層とが交互に積層されるとともに、前記導体パターン同士が、前記絶縁層に設けられたバイアホールによって互いに電気的に接続される構造を有するインダクタにおいて、前記導体パターンおよび前記絶縁層はそれぞれ感光性の導体ペーストおよび感光性の絶縁ペーストからなり、前記絶縁基板の両主面に、前記導体パターンと前記絶縁層とがそれぞれ交互に積層され、かつ、絶縁基板の一方主面側に形成された導体パターンと他方主面側に形成された導体パターンとが、絶縁基板に設けられたスルーホールによって互いに電気的に接続されていることを特徴とするインダクタ。
IPC (2)：
H01F 17/00 ,  H01F 41/04
FI (3)：
H01F 17/00 B ,  H01F 17/00 Z ,  H01F 41/04 C
F-Term (8)：
5E062DD04 ,  5E070AA01 ,  5E070AB02 ,  5E070BA12 ,  5E070CB02 ,  5E070CB08 ,  5E070CB13 ,  5E070CB17
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM