Pat
J-GLOBAL ID：200903064527124771

半導体チップの電極部の形成方法

Inventor：
林田 英徳

About 林田 英徳

, 
上田 重昭

About 上田 重昭


Applicant, Patent owner：
株式会社ワールドメタル

About 株式会社ワールドメタル


Agent (1)： 田治米 登 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998170969
Publication number (International publication number)：2000012605
Application date： Jun. 18, 1998
Publication date： Jan. 14, 2000
Summary：
【要約】【課題】 半導体チップに形成するAl電極の厚みのばらつきを防止し、またAl電極上にバンプ等を形成することにより得られる電極部の高さのばらつきも防止する。【解決手段】 半導体チップ1を構成する半導体基板2にAl層4とそのAl層4上に積層されたAlよりも貴な金属層20とからなる電極部100aを形成する方法において、半導体基板2の全面にAl層4を形成し、このAl層4を予め電極パターンにパターニングすることなくAl層4上の少なくとも電極部となる部分にAlよりも貴な金属層20を積層し、Al層4とAlよりも貴な金属層20との積層構造を有する電極パターン30を形成する。その後、電極パターン30が開口するように保護膜7を形成し、さらに必要に応じてバンプを形成する。
Claim (excerpt)：
半導体基板に、Al層とそのAl層上に積層されたAlよりも貴な金属層とからなる電極部を形成する方法であって、半導体基板にAl層を形成し、このAl層を予め電極パターンにパターニングすることなくAl層上の少なくとも電極部となる部分にAlよりも貴な金属層を積層し、次いでパターニングすることによりAl層とAlよりも貴な金属層との積層構造を有する電極パターンを形成することを特徴とする半導体チップの電極部の形成方法。
IPC (2)：
H01L 21/60 311 ,  H01L 21/28 301
FI (2)：
H01L 21/60 311 Q ,  H01L 21/28 301 L
F-Term (19)：
4M104AA01 ,  4M104BB02 ,  4M104DD22 ,  4M104DD34 ,  4M104DD52 ,  4M104DD53 ,  4M104DD79 ,  4M104EE06 ,  4M104EE15 ,  4M104EE17 ,  4M104EE18 ,  4M104FF06 ,  4M104FF13 ,  4M104HH08 ,  4M105AA05 ,  4M105AA13 ,  4M105AA16 ,  4M105FF05 ,  4M105FF06
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM