Pat
J-GLOBAL ID:200903064976068533
半導体装置のアラインメントキーパターンの形成方法
Inventor:
Applicant, Patent owner:
Agent (1):
服部 雅紀
Gazette classification:公開公報
Application number (International application number):1996159577
Publication number (International publication number):1997017708
Application date: Jun. 20, 1996
Publication date: Jan. 17, 1997
Summary:
【要約】【課題】 半導体装置のアラインメントキーパターンの形成方法を提供する。【解決手段】 半導体基板上のセルアレー及びアラインメントキーパターン形成領域のフィールド領域を限定する第1絶縁膜パターンを形成する段階と、前記第1絶縁膜パターンをマスクとして前記フィールド領域にトレンチを形成する段階と、前記半導体基板の全面に前記トレンチを埋込みながら第2絶縁膜を形成する段階と、前記セルアレー領域の活性領域と前記アラインメントキーパターン形成領域の全面に形成された前記第2絶縁膜を所定の深さで蝕刻する段階と、前記半導体基板の全面をエッチバックする段階と、前記半導体基板の全面に導電層を形成する段階と、前記導電層の全面にフォトレジストを塗布する段階とを含むことを特徴とする。
Claim (excerpt):
半導体基板上のセルアレー及びアラインメントキーパターンの形成領域のフィールド領域を限定する第1絶縁膜パターンを形成する段階と、前記第1絶縁膜パターンをマスクとして前記フィールド領域にトレンチを形成する段階と、前記半導体基板の全面に前記トレンチを埋込みながら第2絶縁膜を形成する段階と、前記セルアレー領域の活性領域と前記アラインメントキーパターン形成領域の全面に形成された前記第2絶縁膜を所定の深さで蝕刻する段階と、前記半導体基板の全面をエッチバックする段階と、前記半導体基板の全面に導電層を形成する段階と、前記導電層の全面にフォトレジストを塗布する段階とを含むことを特徴とする半導体装置のアラインメントキーパターンの形成方法。
Patent cited by the Patent:
Cited by applicant (5)
-
シャロートレンチ形成方法
Gazette classification:公開公報
Application number:特願平3-155765
Applicant:ソニー株式会社
-
特開平2-164018
-
特開昭62-128138
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平3-347491
Applicant:株式会社東芝
-
特開平2-276232
Show all
Cited by examiner (1)
-
シャロートレンチ形成方法
Gazette classification:公開公報
Application number:特願平3-155765
Applicant:ソニー株式会社
Return to Previous Page