Pat
J-GLOBAL ID：200903065352885797

半導体集積回路

Inventor：
原 毅彦

About 原 毅彦


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1997280007
Publication number (International publication number)：1999120770
Application date： Oct. 14, 1997
Publication date： Apr. 30, 1999
Summary：
【要約】 (修正有)【課題】半導体チップに供給される外部電源を、消費電力低減モード時などの場合、チップ内で外部電源より低い内部電源に変換する。【解決手段】外部電源電圧が供給されるドレイン端子及び内部電源電圧を供給する端子に接続されるソース端子とを有する第1のN型MOSトランジスタと、第1のN型MOSトランジスタのゲート電位を制御するゲート電位制御回路と、半導体チップ外部からの入力される複数の制御信号に応じて当該半導体チップの動作モードを判定する動作モード判定回路とを有し、ゲート電位制御回路は、動作モード判定回路からの出力信号に応じて第1のN型MOSトランジスタのゲート電位を設定する。
Claim (excerpt)：
外部電源電圧が供給されるドレイン端子及び内部電源電圧を供給する端子に接続されるソース端子とを有する第1のN型MOSトランジスタと、前記第1のN型MOSトランジスタのゲート電位を制御するゲート電位制御回路と、半導体チップ外部からの入力される複数の制御信号に応じて当該半導体チップの動作モードを判定する動作モード判定回路とを有し、前記ゲート電位制御回路は、前記動作モード判定回路からの出力信号に応じて前記第1のN型MOSトランジスタのゲート電位を設定することを特徴とする半導体集積回路。
IPC (4)：
G11C 11/407 ,  G05F 1/56 310 ,  G05F 3/24 ,  G11C 11/413
FI (4)：
G11C 11/34 354 F ,  G05F 1/56 310 D ,  G05F 3/24 Z ,  G11C 11/34 335 A
Patent cited by the Patent：
Cited by examiner (4)
  • 半導体集積回路
    Gazette classification：公開公報   Application number：特願平5-225337   Applicant：株式会社東芝
  • 半導体記憶装置
    Gazette classification：公開公報   Application number：特願平6-016620   Applicant：株式会社東芝
  • 基板バイアス発生回路
    Gazette classification：公開公報   Application number：特願平3-153651   Applicant：日本電気株式会社
Show all

Return to Previous Page

TOP

BOTTOM