Pat
J-GLOBAL ID：200903065691507378

炭化珪素半導体装置とその製造方法

Inventor：
ラジェシュ クマール

About ラジェシュ クマール

, 
森下 敏之

About 森下 敏之


Applicant, Patent owner：
株式会社デンソー

About 株式会社デンソー


Agent (1)： 恩田 博宣 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001390577
Publication number (International publication number)：2003197640
Application date： Dec. 21, 2001
Publication date： Jul. 11, 2003
Summary：
【要約】【課題】所望の素子特性が得やすい炭化珪素半導体装置とその製造方法を提供する。【解決手段】N+型SiC基板1の上に、エピタキシャル成長によってN-型の第1ドリフト層2とN--型の第2ドリフト層3が順に形成されている。P+型の第1、第2ゲート領域5,6が第1ドリフト層2の上において第2ドリフト層3を挟んで形成されている。N型ソース領域4が第2ドリフト層3および第1、第2ゲート領域5,6の上に形成され、第1、第2ゲート領域5,6と接する部分は第2ドリフト層3と同程度の不純物濃度であり、最表面部分は基板1と同程度の不純物濃度になるよう連続的に変化する濃度勾配をもつ。
Claim (excerpt)：
第1導電型の炭化珪素からなる基板(1)と、前記基板(1)上にエピタキシャル成長によって形成され、前記基板(1)よりも低濃度とされた炭化珪素からなる第1導電型の第1ドリフト層(2)と、前記第1ドリフト層(2)の上に形成され、前記第1ドリフト層(2)よりも相対的に濃度の低い第1導電型の第2ドリフト層(3)と、前記第1ドリフト層(2)の上において前記第2ドリフト層(3)を挟んで形成された第2導電型の第1、第2ゲート領域(5,6)と、前記第2ドリフト層(3)および第1、第2ゲート領域(5,6)の上面を覆うように形成され、前記第1、第2ゲート領域(5,6)と接する部分は前記第2ドリフト層(3)と同程度の濃度であり、最表面部分は基板(1)と同程度の濃度になるよう連続的に変化する濃度勾配をもつ第1導電型のソース領域(4)と、前記第1ゲート領域(5)に電気的に接続された第1ゲート電極(9)と、前記第2ゲート領域(6)に電気的に接続された第2ゲート電極(10)と、前記ソース領域(4)に電気的に接続されたソース電極(8)と、前記基板(1)の裏面側に形成されたドレイン電極(11)と、が備えられていることを特徴とする炭化珪素半導体装置。
IPC (2)：
H01L 21/337 ,  H01L 29/808
F-Term (10)：
5F102GC07 ,  5F102GC08 ,  5F102GD04 ,  5F102GJ02 ,  5F102GR09 ,  5F102HC01 ,  5F102HC07 ,  5F102HC15 ,  5F102HC18 ,  5F102HC21
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM