Pat
J-GLOBAL ID:200903065703316174

半導体装置の製造方法、半導体装置および配線構造体

Inventor:
Applicant, Patent owner:
Agent (1): 服部 毅巖
Gazette classification:公開公報
Application number (International application number):2008001670
Publication number (International publication number):2009164432
Application date: Jan. 08, 2008
Publication date: Jul. 23, 2009
Summary:
【課題】微細化を進めながら、特性を向上させる。【解決手段】触媒膜パターン12の(111)面にグラフェンシート13を成長することができるために、触媒膜パターン12を所望の場所、形状、結晶方位で形成することにより、所望の場所、形状、電気伝導性のグラフェンシート13を得ることができる。したがって、触媒膜パターン12を半導体装置10のチャネル部に形成すると、チャネル部にグラフェンシート13を形成することができ、半導体装置10の微細化を進めながら高速化でき、特性が向上した半導体装置10を得ることができる。【選択図】図1
Claim (excerpt):
基板上に、触媒膜パターンを形成し、前記触媒膜パターンからグラフェンシートを成長させる工程と、 前記グラフェンシートの両端にソース・ドレイン電極部を形成する工程と、 前記グラフェンシート上にゲート電極部を形成する工程と、 を有することを特徴とする半導体装置の製造方法。
IPC (3):
H01L 29/786 ,  H01L 21/28 ,  H01L 21/336
FI (3):
H01L29/78 618B ,  H01L21/28 301B ,  H01L29/78 618A
F-Term (24):
4M104AA09 ,  4M104AA10 ,  4M104BB01 ,  4M104BB04 ,  4M104BB06 ,  4M104BB07 ,  4M104BB13 ,  4M104BB14 ,  4M104EE03 ,  4M104EE16 ,  4M104FF04 ,  4M104GG09 ,  4M104HH14 ,  5F110AA01 ,  5F110CC05 ,  5F110EE09 ,  5F110FF01 ,  5F110FF02 ,  5F110GG01 ,  5F110GG17 ,  5F110GG44 ,  5F110GG57 ,  5F110HK02 ,  5F110HK04
Patent cited by the Patent:
Cited by applicant (1) Cited by examiner (2)

Return to Previous Page